Actualmente, existen en el mercado una serie de puertas lógicas que utilizan elementos analógicos distintos a los ya vistos hasta ahora en los diodos y transistores. A continuación, analizaremos estos componentes que se conocen por el nombre de transistores MOSFET.

Los transistores de efecto de campo son dispositivos semiconductores que dependen, en cuanto al control de la corriente, de un campo eléctrico.

Estos transistores pueden ser de dos clases:

- FET: transistores de unión de efecto de campo.

- MOSFET: transistores metal-óxido-semiconductor de efecto de campo.

Respecto a la relación con sistemas digitales, analizaremos únicamente los transistores MOSFET.

Las principales diferencias entre los transistores de unión bipolar y los de efecto de campo son:

1.El funcionamiento de los de efecto de campo depende solamente de la circulación de portadores mayoritarios, es decir, es un dispositivo unipolar.

2.Los MOSFET son de fabricación más sencilla y ocupan menos espacio en su integración; por lo que, en un mismo circuito integrado, caben muchos más transistores MOSFET que bipolares, con sus ventajas correspondientes.

3.Los transistores de efecto de campo se pueden conectar como resistencia de carga y, en consecuencia, podemos encontrar un sistema digital formado únicamente con transistores MOSFET.

4.Tienen un mayor fan-out o capacidad de salida, gracias a su elevada resistencia de entrada.

5.Pueden funcionar como memoria, en virtud de la acumulación de cargas en pequeñas capacidades.

6.Los MOSFET tienen menos ruido que los transistores bipolares, aunque presentan una gran desventaja que consiste en que funcionan a menor velocidad que los bipolares; por ello, su principal aplicación se realiza en dispositivos integrados a gran escala: las memorias, los registros de desplazamiento y los microprocesadores.

Para obtener un transistor de efecto de campo metal - óxido - semiconductor es necesario, en un transistor de unión de efecto de campo, aplicar a su canal un campo eléctrico a través de un diodo p - n. Para ello se emplea un electrodo de puerta metálico separado del canal semiconductor por una capa de óxido. Esta disposición MOS o metal - óxido - semiconductor permite que un campo eléctrico afecte al canal si se aplica una tensión externa entre puerta y sustrato.

Existen dos tipos de transistores MOS:

- MOSFET de deplexión.

- MOSFET de acumulación.

Los primeros, tienen un funcionamiento análogo a los FET: con tensión en puerta cero, y con una tensión de drenaje dada, la corriente alcanza su máximo, decreciendo con la tensión de puerta aplicada. Los segundos, no acusan ninguna corriente cuando la tensión de puerta es cero, aumentando la corriente de salida al acrecentarse la tensión de puerta.

Partiendo de un sustrato tipo N se forma sobre su superficie una fina capa de óxido. Empleando las técnicas de máscaras y corrosión se practican dos aberturas en dicha capa de óxido, a través de las cuales se difundirán impurezas tipo P. Con estas etapas de fabricación se llega al estado representado en la ilustración correspondiente. Las dos regiones P constituyen la fuente y el drenaje. Se forma una capa de óxido de mayor espesor sobre la superficie, en la que se practican tres aperturas mediante una segunda aplicación de las técnicas de máscara y corrosión; se añade, encima, una fina capa de SiO2, para el óxido de puerta. Con una tercera máscara se elimina el óxido que cubre las regiones de fuente y drenaje. Seguidamente, se cubre con aluminio vaporizado toda la superficie. Una última corrosión con máscara elimina el aluminio sobrante para suprimir las interconexiones entre fuente, puerta y drenaje.

Para analizar el funcionamiento de este tipo de transistores conectamos a tierra el sustrato y la fuente, es decir, hacemos que la tensión entre fuente y drenaje sea cero, y aplicamos una tensión negativa a la puerta. Se creará un campo eléctrico perpendicular al óxido, el cual inducirá cargas positivas junto a la superficie del semiconductor. Como el sustrato tipo N contiene muy pocos huecos, las cargas positivas superficiales son principalmente huecos procedentes de la fuente y el drenaje tipo P. Estas cargas móviles, que son portadores minoritarios en el sustrato, forman una capa de inversión sólo si la tensión fuente - puerta supera el nivel umbral. A medida que la tensión negativa de puerta sube por encima del umbral, las cargas positivas inducidas en el conductor también crecen. La región debajo del óxido es ahora un canal P, la conductividad aumenta y circula corriente desde la fuente al drenaje a través del canal inducido al aplicar un potencial negativo de drenaje y fuente. Por tanto, la corriente de drenaje se intensifica con la tensión negativa de puerta, por lo que el dispositivo recibe el nombre de MOSFET de acumulación.

Si en la estructura básica de un transistor MOSFET se difunde un canal entre fuente y drenaje, con el mismo tipo de impurezas empleadas en la difusión de las propias fuente y drenaje, se obtiene el MOSFET de deplexión. Consideremos la estructura de canal N mostrada en la ilustración correspondiente. Si la tensión fuente-drenaje es positiva, circulará una apreciable corriente de drenaje para un tensión de puerta-fuente de cero voltios.

Si la tensión de puerta se hace negativa, se inducen cargas positivas en el canal a través del óxido del condensador de puerta. Puesto que la corriente en un transistor de efecto de campo es debida a los portadores mayoritarios (electrones en un material tipo N), las cargas inducidas positivas hacen el canal menos conductor y la corriente de drenaje cae cuando la tensión puerta - fuente se va haciendo más negativo. La redistribución de las cargas en el canal provoca una deplexión o debilitamiento efectivo de portadores mayoritarios, de ahí su nombre: "MOSFET de deplexión".

Las aplicaciones más corrientes de estos dispositivos son digitales, como pueden ser un de tipo de familia de puertas lógicas, memorias o registros. Debido a las capacidades parásitas puerta - drenaje, puerta - fuente y del sustrato, los circuitos MOSFET son más lentos que los circuitos bipolares correspondientes. No obstante, su menor disipación de potencia y su mayor densidad de fabricación les confieren una gran aceptación en muchas aplicaciones.

Si nos fijamos en los símbolos empleados por la mayoría de los fabricantes, observaremos que cuando sacamos la conexión del sustrato fuera, estamos ante un dispositivo tetrodo. A menudo se omite el terminal B del sustrato, sobrententiéndose que está conectado interiormente a la fuente. En el símbolo del MOSFET de acumulación se emplea una línea de trazos para representar el canal.

Vamos a ver aquí cuál es la aplicación de los transistores MOSFET dentro de las puertas lógicas.

La construcción de las puertas lógicas se basa principalmente en los inversores de carga no lineal. Analicemos, ahora, de modo más exhaustivo estos circuitos.

Si consideramos un inversor de acumulación, el transistor T1 es el MOSFET excitador mientras que T2 actúe como resistencia de carga, denominándose MOSFET de carga. El carácter no lineal de la carga es evidente: como la puerta está conectada al drenaje, la tensión puerta-fuente será igual que la de drenaje-fuente, dándonos sobre la característica de drenaje una curva en la que su pendiente expresa la conductancia incremental de T2 como carga. Además, T2 siempre conduce; independientemente de que T1 esté en conducción o en corte.

Hecho este pequeño inciso, retomaremos la descripción de las puertas MOSFET. Cualquiera de los inversores descritos anteriormente se pueden convertir en puertas NOR o NAND, utilizando múltiples excitadores en paralelo o serie.

Mediante los dispositivos NMOS se obtienen sistemas de lógica positiva con los siguientes niveles lógicos:

nivel bajo = 0 V.

nivel alto = Vdd

Consideremos la puerta NOR de la ilustración correspondiente. Si las dos entradas están a 0 voltios, ambos transistores, T1 y T2, se hallan en corte, y la corriente de drenaje es nula; la caída en la carga es también nula y, por tanto, la salida es Vdd, es decir, estado lógico 1. Cuando cualquiera de las entradas, o ambas, tomen el valor Vdd, el MOSFET correspondiente estará en conducción, siendo entonces la salida 0 voltios, nivel bajo. Si se confecciona la tabla de verdad, veremos que al introducir dichos valores obtendremos la ecuación lógica S = /(A + B), correspondiente a una puerta NOR.

Si nos fijamos en la ilustración siguiente, y a cualquiera de las entradas A o B las ponemos en estado 0, es decir, están a 0 voltios, el MOSFET correspondiente se hallará en corte y la corriente será nula. Por lo tanto, la caída de tensión en el transistor de carga T3 será, asimismo, nula y, en consecuencia, la salida será Vdd, estado lógico 1. Si, por el contrario, las entradas están a nivel alto, A = B = Vdd, T1 y T2 estarán en conducción y la salida será un nivel bajo, 0 V. Si transportamos estos valores a una tabla de verdad, observaremos que la ecuación lógica resultante es: S = /(A * B) correspondiente a una puerta NAND.

Es interesante observar que únicamente en una de las cuatro posibles condiciones de entrada hay potencia suministrada por la alimentación a la puerta NAND; sin embargo, en la puerta NOR nos encontramos con que absorbe potencia en tres de esas posibilidades. Debido a la gran densidad de elementos MOSFET en un mismo circuito integrado es muy conveniente minimizar el consumo de potencia en estos sistemas integrados a gran escala. De ahí que principalmente se utilicen puertas NAND, aunque no se descarta el uso de puertas NOR.

Si en vez de emplear circuitos NMOS utilizáramos la topología PMOS, la puerta NOR descrita se convertiría en una puerta NAND negativa; y viceversa, la puerta NAND en una NOR negativa, sustituyendo Vdd por Vdd, teniendo entonces que al nivel bajo le correspondería 0 voltios y al nivel alto-Vdd.

Es posible construir sobre un mismo circuito integrado MOSFET de acumulación de canal P y de canal N. Estos dispositivos se denominan MOSFET complementarios o, como se conocen normalmente, CMOS.

El proceso de fabricación parte de un sustrato tipo N, en el cual se difunde un depósito de clase P. El NMOS se forma en este volumen tipo P y el PMOS en el cuerpo N.

El circuito representativo de esta familia es el inversor CMOS, representado en la ilustración correspondiente. El transistor excitador es el T12 que corresponde al de canal N, y la carga es el MOSFET t2, de canal P. Los dos MOSFET están en serie, con los drenajes unidos entre sí, y la salida se toma del nudo D. Las dos puertas también se hallan unidas entre sí y la entrada se aplica al punto común G. La tensión de entrada podrá variar desde 0 V hasta Vdd. Cuando ésta es 0 voltios la tensión puerta-fuente de T1 es también 0 y T1 estará en corte, mientras que la tensión puerta-fuente de T2 será -Vdd y el PMOS T2 estará en conducción. Sin embargo, la corriente de T2 y T1 es la misma, ya que ambos transistores están conectados en serie, incluso cuando la tensión de puerta es tal que permite la conducción, ambos transistores tienen la misma corriente.

Si consideramos, ahora, el caso en que la tensión de entrada es igual que la de alimentación, tendremos que T1 estará en conducción, mientras que T2 se hallará en corte; luego, la tensión de puerta de T2 es 0 y, por tanto, las corrientes de T1 y T2 serán nulas. Por consiguiente, la tensión a través de T1 es nula y la salida es 0.

En resumen, podemos decir que en cualquiera de los dos casos la tensión de salida es la contraria a la de entrada, dando como circuito lógico una puerta inversora.

Al igual que en el caso de los MOSFET de deplexión y de acumulación, con los CMOS podemos construir puertas NOR y NAND. Consideremos el caso de una puerta NAND: los excitadores NMOS se encuentran en serie, mientras que las cargas correspondientes PMOS están en paralelo, según podemos comprobar en la figura correspondiente. Se demuestra que, efectivamente, se trata de una puerta NAND.

Si la entrada A toma el valor 0, T1 está en corte y T3 en conducción. Puesto que la corriente en T1 y, por tanto, en T3 es nula, la caída a través de T3 es 0 y la tensión de salida será Vdd.

Si la entrada B toma el valor 0, análogamente al caso anterior, T2 está en corte y T4 en conducción, con lo que la salida siguiendo el razonamiento anterior, será Vdd.

Por último, si las entradas toman simultáneamente el valor Vdd, T1 y T2 conducen mientras que T3 y T4 están en corte. En consecuencia, la tensión a través de T1 y T2 es nula y la salida será 0.

Si nos fijamos en la siguiente figura de la puerta NAND, donde se muestran las conexiones del sustrato, podemos ver que el sustrato N de cada PMOS está unido a la tensión de alimentación, Vdd, y todos los depósitos P están a tierra. Estas conexiones aseguran la polarización inversa de todas las uniones, de forma que no es necesaria ninguna zona aislada.

Para obtener una puerta NOR con esta tecnología basta con conectar en paralelo los excitadores NMOS y en serie las cargas PMOS.