A partir de ahora, entraremos en lo que realmente es la electrónica digital. Para ello, comenzaremos por descubrir cómo están diseñadas, electrónicamente, las puertas lógicas, así como describiremos las primeras familias lógicas que dieron lugar a las distintas puertas.

Antes de abordar lo que es el diseño de las puertas lógicas, hay que dejar claros algunos conceptos que aparecerán a partir de ahora.

Desde un punto de vista electrónico, en un sistema de continua o nivel lógico, un bit se caracteriza por uno de los dos niveles de tensión, es decir, las variables vendrán en la forma de una tensión que puede ser alta o baja. Así, se definen dos niveles de tensión, a uno le corresponderá el 1 lógico y al otro el 0 lógico. Por lo tanto, tendremos dos clases de lógicas:

Si la tensión más positiva es el nivel 1, y la otra es el nivel 0, se dice que el sistema emplea lógica positiva.

Si, por el contrario, se designa al nivel 1 el estado de tensión más negativo y el más positivo al 0 lógico, entonces diremos que estamos ante una lógica negativa.

Cabe destacar que los valores absolutos de las dos tensiones no tienen significado en estas definiciones. Por ejemplo, el estado 0 no representa necesariamente el nivel de tensión 0.

Los niveles digitales no se especifican con precisión sino que cada estado se define con un margen de tensiones dentro de cada nivel. Esto se debe a varias razones:

1.Los parámetros de un dispositivo físico, como puede ser un transistor, no son idénticos de un elemento a otro, aún perteneciendo a la misma familia; además, varían con la temperatura.

2.Puede haber rizado o picos de tensión en la fuente de alimentación o en las tomas de tierra, así como otras fuentes de señal perturbadoras que representan lo que se denomina ruido del circuito.

Para entender cómo puede hacer variar a una puerta un cambio de lógica, estudiaremos el caso de una puerta AND. Llamaremos L al nivel bajo de tensión y H al nivel alto.

En lógica positiva nos daría:

A B S S A B

L L L 0 0 0

L H L 0 1 0

H L L 1 0 0

H H H 1 1 1

Si ahora lo pasamos a lógica negativa resultará:

A B S A B S

L L L 1 1 1

L H L 1 0 1

H L L 0 1 1

H H H 0 0 0

Si nos fijamos en ambas tablas de verdad, observaremos que en lógica positiva la puerta que se define es una AND; mientras que, por el contrario, en la segunda tabla la función definida es una OR. Por consiguiente, a la hora de diseñar nuestra puertas lógicas, hemos de tener en cuenta si vamos a actuar con lógica positiva o negativa.

Esta lógica es la más sencilla de todas y está basada en la conducción o no de los diodos. Se construyen empleando básicamente diodos. Observemos una puerta OR en lógica negativa. Las resistencias que aparecen delante de los diodos son las que incorpora el propio generador de tensión.

Consideremos, primero, el caso en que la tensión presente en las entradas A, B y C, tenga un valor igual a la tensión del nivel 0; entonces, la diferencia de potencial en cada uno de los diodos será 0. Como para que cada diodo conduzca es preciso que esté polarizado en sentido directo con un valor superior a su tensión umbral, ninguno de los diodos conducirá. Por lo tanto, la tensión que hay en la salida es la tensión del nivel 0, es decir, habrá un 0 lógico en su salida.

Si ahora la entrada A pasa al estado 1, lo cual para la lógica negativa significa el potencial menos positivo que en el estado 0, entonces D1 conducirá y, por lo tanto, la tensión que habrá en la salida será la misma que hay en la entrada A más la tensión umbral del diodo. De manera que en la salida tendremos un 1 lógico.

Si consideráramos el caso de una puerta AND en lógica negativa nos daríamos cuenta de que tiene el mismo funcionamiento que una puerta OR en lógica positiva. De hecho, si comparamos ambas figuras, veremos que el circuito de una AND en lógica negativa y una OR en lógica positiva es el mismo.

La desventaja de esta familia lógica es que, si se empalman varias puertas de diodos seguidas, hay un desplazamiento de los niveles lógicos a causa de las caídas de tensión producidas en los diodos que conducen. Otro de los inconvenientes que tiene es que no se puede construir la puerta NOT.

La lógica de transistores directamente acoplados o DCTL (Direct Coupled Transistor Logic) se basa en las condiciones de corte y saturación de un transistor. A cada una de las puertas se le hace corresponder un transistor que permitirá o no el paso de corriente hacia la salida según el nivel en que se encuentre su entrada correspondiente.

Para mostrar cómo funciona dicha lógica pondremos un ejemplo. Consideremos primeramente que todas las entradas se hallan a nivel 0 y que estamos en lógica positiva.

Puesto que la tensión colector-emisor de un transistor de silicio saturado es de 0,2 V, y su tensión umbral es de 0,5 V, el transistor Q1 conducirá muy poco. En consecuencia, la corriente en Q1 es casi cero y la salida tiende a alcanzar la tensión de alimentación +V, quedando la salida fijada en una tensión basede 0,8 V para el silicio.

Por consiguiente, con todas las entradas en el estado 0, la salida está a nivel alto.

Si consideramos que la entrada A está a nivel 1, el transistor Q1 estará en saturación, y la salida será la tensión colector-emisor de un transistor saturado, si es de silicio 0,2 V. Luego, la salida estará a nivel bajo.

Los inconvenientes en esta familia lógica son:

Las corrientes inversas de saturación de todos los transistores de entrada se suman a la resistencia R del circuito del colector común y, a determinadas temperaturas, la caída de tensión puede ser tan baja que los transistores no saturen.

Las diferentes características en los transistores pueden llegar a pertubar el buen funcionamiento de la puerta.

Para solucionar este problema se crearon las puertas RTL, que consisten en el mismo tipo de circuito pero añadiendo unas resistencias en las bases de los transistores de las entradas. El funcionamiento es análogo a las DCTL.