

# ข้อมูลไมโครคอนโทรลเลอร์ AVR

โดย : ธวัช ไชยวรรณ,ธนาสิทธิ นามหาญ

อ.กำธร เรือนฝายภาค

แผนกอิเล็กทรอนิกส์ สถาบันเทคโนโลยีราชมงคล วิทยาเขตภาคพายัพ

สงวนลิขสิทธิ์ พ.ศ.2545

## เอกสารสำหรับแจกฟรี ห้ามจำหน่าย

### คุณสมบัติ และข้อต่อใช้งาน ของไมโครคอนโทรลเลอร์

#### คุณสมบัติ

สถาปัตยกรรมภายในถูกออกแบบให้ใช้สถาปัตยกรรมแบบ RISC (Reduce Instruction Set Computer)

มีคำสั่งในการควบคุมการทำงานของไมโครคอนโทรลเลอร์จำนวน 118 คำสั่ง

หน่วยความจำแบบ FLASH สำหรับบันทึก PROGRAM MEMORY ขนาด 8 Kbyte

หน่วยความจำแบบ EEPROM สำหรับบันทึก DATA MEMORY ขนาด 512 Byte

หน่วยความจำแบบ RAM ขนาด 512 Byte

ระบบการเปลี่ยนสัญญาณ ANALOG TO DIGITAL ขนาด 10 บิต จำนวน 8 CHANNEL

กลุ่มรีจิสเตอร์ใช้งานทั่วไป ขนาด 8 บิต จำนวน 32 ตัว

พอร์ตอินพุตและเอาต์พุต ขนาด 8 บิต จำนวน 4 พอร์ต

ระบบการสื่อสารข้อมูลดิจิทัลแบบอะซิงโครนัส (UART) 1 CHANNEL

ระบบการสื่อสารข้อมูลดิจิทัลแบบซิงโครนัส (SPI) 1 CHANNEL

ความถี่สัญญาณนาฬิกา 0 – 8 MHz สำหรับ AT90S/LS8535

ระบบการรีเซ็ตแบบอัตโนมัติเมื่อเริ่มจ่ายกระแสไฟฟ้าเข้าไมโครคอนโทรลเลอร์ (Power on Reset)

ระบบการกำเนิดความถี่สัญญาณแบบ PWM จำนวน 3 CHANNEL

ระบบการตรวจจับระดับสัญญาณอนาล็อก (Analog Comparator)

3 SLEEP MODE : IDEL, POWER SAVE and POWER DOWN

ระบบการป้องกันการ COPY ข้อมูลภายในหน่วยความจำ (LOCK FOR SOLFWARE SECURITY)

ระบบตรวจจับการทำงานผิดพลาดของ CPU (WATCHDOG TIME WITH ON – CHIP OSCILATOR)

ระบบการอินเตอร์รัพท์จากภายนอก (EXTERNAL INTERRUPT)

TIME/COUNTER ขนาด 16 บิต CHANNEL และ ขนาด 8 บิต 2 CHANNEL


Vcc : 4.0 – 6.0 V.

### รายละเอียด

AT90S4434/AT90S8535 เป็นไมโครคอนโทรลเลอร์ขนาด 8 บิต ที่มีสถาปัตยกรรม RISC (Reduce Instruction Set Computer) ซึ่งทำให้การประมวลผลมีความเร็ว 1 คำสั่ง/1 Clock หรือ CPU สามารถประมวลคำสั่งได้ 1 MIPS/MHz

### โครงสร้างและตำแหน่งขา

## Pin Configurations



ภาพที่ 2.13 ตำแหน่งขา

ภายในประกอบด้วยรีจิสเตอร์ใช้งานทั่วไปขนาด 8 บิต จำนวน 32 ตัว ซึ่งแต่ละตัวจะต่อเข้ากับ ALU โดยตรง ทำให้การประมวลต่อ 1 คำสั่งมีความเร็วกว่า CPU ที่มีสถาปัตยกรรมแบบ CISC

โครงสร้างภายใน AT90S8535 จะมีหน่วยความจำสำหรับ PROGRAM MEMORY แบบ FLASH ขนาด 8 Kbyte หน่วยความจำสำหรับ DATA MEMORY แบบ EEPROM ขนาด 512 Byte และหน่วยความจำแบบ RAM ขนาด 512 Byte มีพอร์ตที่สามารถทำงานได้ 2 ทิศทาง จำนวน 32 เส้นสัญญาณ และระบบ TIMER/COUNTER จำนวน 3 ชุดที่ใหม่คการทํางานเสริมในส่วนของการสร้างสัญญาณ PWM และส่วยของการตรวจจับสัญญาณ Input Capture มีอุปกรณ์สื่อสารข้อมูลอนุกรม แบบ UART และ SPI และยังมีระบบการแปลงสัญญาณ Analog to digital ขนาด 10 บิต จำนวน 8 ช่องสัญญาณที่มีพร้อมกับ MCU มี Watchdog timer เพื่อตรวจสอบการทำงานของไมโครคอนโทรลเลอร์ และมีระบบการประหยัดพลังงานอีก 3 ระบบ

ตารางที่ 2.4 รายละเอียดของขาสัญญาณ


ขา	รายละเอียด
Vcc	ขาจ่ายไฟให้กับ CPU
GND	กราวด์
Port A (PA7..PA0)	เป็นพอร์ต 2 ทิศทาง ขนาด 8 บิต โดยสามารถกำหนดให้แต่ละขาของพอร์ตสามารถ PULL UP ภายในแยกจากกัน ซึ่งสามารถรับกระแส SINK 20 mA โดยพอร์ต A ยังใช้ขาอินพุตเพื่อรับสัญญาณอนาลอกในส่วนของการแปลงสัญญาณ ANALOG TO DIGITAL
Port B (PB7..PB0)	เป็นพอร์ต 2 ทิศทาง ขนาด 8 บิต โดยสามารถกำหนดให้แต่ละขาของพอร์ตสามารถ PULL UP ภายในแยกจากกัน ซึ่งสามารถรับกระแส SINK 20 mA
Port C (PC7..PC0)	โดยในแต่ละขาสัญญาณจะถูกนำไปใช้งานฟังก์ชันอื่นๆ อีก
Port D (PD7..PD0)	
RESET	ขารีเซ็ต
XTAL1	ขาอินพุตของ OSC
XTAL2	ขาเอาต์พุตของ OSC
Avcc	ใช้จ่ายไฟให้กับวงจร Analog to Digital ที่อยู่ภายใน MCU
AREF	เป็นขาแรงดันอ้างอิงที่ใช้งานในส่วนวงจร Analog to Digital
AGND	ขากราวด์ของวงจร Analog to Digital

สถาปัตยกรรมภายใน และรีจิสเตอร์ใช้งานทั่วไป

#### สถาปัตยกรรมภายใน

โครงสร้างภายในประกอบด้วยรีจิสเตอร์ใช้งานทั่วไปขนาด 8 บิต จำนวน 32 ตัว ที่สามารถเข้าถึงข้อมูลได้ใน 1 Clock ซึ่งหมายความว่า MCU สามารถจัดการข้อมูลภายในรีจิสเตอร์ใช้งานทั่วไปได้เสร็จภายใน 1 Clock ของสัญญาณนาฬิกา

โดยรีจิสเตอร์ R26 – R31 เป็นรีจิสเตอร์ขนาด 8 บิต จำนวน 6 ตัว สามารถจับคู่เพื่อใช้เป็นรีจิสเตอร์ขนาด X, Y และ Z




ภาพที่ 2.14 สถาปัตยกรรมแบบ RISC ของ AT90S4434/8535

ALU จะสนับสนุนการกระทำทางคณิตศาสตร์และลอจิก ระหว่างรีจิสเตอร์กับ รีจิสเตอร์ หรือระหว่างรีจิสเตอร์กับค่าคงที่ ซึ่งการเรียกใช้รีจิสเตอร์ใช้งานทั่วไป สามารถกระทำได้โดยการอ้างหน่วยความจำภายในที่ตำแหน่ง \$00 - \$1F จำนวน 32 ตำแหน่ง และใน MCU ได้จัดแบ่งให้มีรีจิสเตอร์ที่ใช้ควบคุมการทำงานของหน่วยอินพุตและเอาต์พุตต่างๆ อีก 64 ตำแหน่ง โดยสามารถเรียกใช้งานได้โดยการอ้างตำแหน่งหน่วยความจำที่ตำแหน่ง \$20 - \$5F ระบบการทำงานของไมโครคอนโทรลเลอร์ใช้หลักการออกแบบของ HAVARD ด้วยการแยกระบบบัสของ PROGRAM และ DATA ออกจากกัน โดยโปรแกรมจะมีการประมวลผลด้วย SINGLE LEVEL PIPELINING ซึ่งทำให้ CPU สามารถ Fetch และ Execute คำสั่งได้ภายใน 1 คาบเวลา

# 5

ด้วยคำสั่ง JUMP และ CALL แบบ RELATIVE ที่สามารถกระโดดข้ามการทำงานได้ไกลถึง 2K/4K ซึ่งใน 1 คำสั่งจะใช้รหัสการทำงาน 16 Bit หรือ 1 WORD โดยทุกครั้งที่มีการอินเตอร์รัพท์ หรือการข้ามไปทำงานในโปรแกรมย่อยค่าของ PROGRAM COUNTER (PC) จะถูกเก็บลง STACK ซึ่งจะใช้พื้นที่หน่วยความจำใน SRAM บางส่วนเพื่อทำเป็นพื้นที่ของ STACK



ภาพที่ 2.15 โครงสร้างของหน่วยความจำ

รีจิสเตอร์ใช้งานทั่วไป

โครงสร้างรีจิสเตอร์ใช้งานทั่วไปทั้ง 32 ตัว

# 6

	7	0	Addr.	
General Purpose Working Registers	R0		\$00	
	R1		\$01	
	R2		\$02	
	...			
	R13		\$0D	
	R14		\$0E	
	R15		\$0F	
	R16		\$10	
	R17		\$11	
	...			
	R26		\$1A	X-register low byte
	R27		\$1B	X-register high byte
	R28		\$1C	Y-register low byte
	R29		\$1D	Y-register high byte
	R30		\$1E	Z-register low byte
	R31		\$1F	Z-register high byte


ภาพที่ 2.16 โครงสร้างของรีจิสเตอร์ใช้งานทั่วไป

รีจิสเตอร์ทั้งหมดสามารถใช้ชุดคำสั่ง เพื่อเข้าถึงได้โดยตรงและจะใช้ช่วงเวลาการเข้าถึงเพียง 1 Clock โดยคำสั่ง SBCI, SUBI, CPI, ANDI และ ORI ซึ่งการกระทำระหว่างรีจิสเตอร์กับค่าคงที่และรีจิสเตอร์กับรีจิสเตอร์และคำสั่ง LD1 ที่ใช้โหลดค่าคงที่เข้าไปในรีจิสเตอร์จะต้องใช้งานกับรีจิสเตอร์ R16 – R31 ส่วนคำสั่ง SBC, SUB, CP, AND และ OR และคำสั่งใช้งานอื่นๆ สามารถใช้งานได้รีจิสเตอร์ทั่วไป

ภาพที่ 2.16 เป็นการจัดวางตำแหน่งของรีจิสเตอร์ใช้งานทั่วไปทั้งหมด โดยมีรีจิสเตอร์ที่สามารถนำมาใช้งานเป็นรีจิสเตอร์คู่เพื่อทำเป็นตัวชี้ข้อมูลที่อยู่ในหน่วยความจำ ซึ่งรีจิสเตอร์ในกลุ่มนี้จะใช้ชื่อว่า X, Y และ Z

### รีจิสเตอร์ X, รีจิสเตอร์ Y และรีจิสเตอร์ Z

รีจิสเตอร์ R26..R31 สามารถนำมาต่อกันเพื่อทำเป็นรีจิสเตอร์คู่ เพื่อใช้งานเป็นตัวชี้ข้อมูล ในชื่อของรีจิสเตอร์ X, Y และ Z



ภาพที่ 2.17 รีจิสเตอร์ X, Y และ Z

#### หน่วยประมวลผลทางคณิตศาสตร์และลอจิก


ระบบการประมวลผลที่มีประสิทธิภาพของ AVR คือ ALU สามารถสื่อสารข้อมูลโดยตรงกับรีจิสเตอร์ใช้งานได้ทั้ง 32 ตัว โดย ALU ได้จัดแบ่งระบบการจัดการข้อมูลไว้ 3 ส่วน คือ ส่วนของการจัดการทางคณิตศาสตร์ ส่วนของการกระทำทางลอจิก และในส่วนของการทำงานกับบิต

#### หน่วยความจำ SRAM

หน่วยความจำภายใน MCU จัดไว้ 608 ตำแหน่ง โดยหน่วยความจำทั้งหมดถูกแบ่งออกเป็นพื้นที่ของรีจิสเตอร์ใช้งานทั่วไป, รีจิสเตอร์ใช้งาน I/O และหน่วยความจำภายใน SRAM

โดย 96 ตำแหน่งแรกจะถูกแบ่งออกเป็นส่วนของรีจิสเตอร์ และอีก 512 ตำแหน่งถูกจัดไว้เป็นส่วนของหน่วยความจำภายใน SRAM

การเข้าถึงข้อมูลถูกแบ่งออกเป็น 5 ส่วน คือ Direct, Indirect with Displacement, Indirect with Pre - Decrement และ Indirect with Post - Increment



ภาพที่ 2.18 การจัดการหน่วยความจำ SRAM

#### หน่วยความจำข้อมูลแบบ EEPROM

ไมโครคอนโทรลเลอร์ AT90S8535 มีหน่วยความจำแบบ EEPROM ขนาด 512 Byte ซึ่งสามารถอ่านและเขียนครั้งละ 1 Byte โดยสามารถทำการลบและเขียนข้อมูลใหม่ได้ 100,000 ครั้ง


#### คาบเวลาของการเข้าถึงข้อมูลในหน่วยความจำและการปฏิบัติคำสั่ง

ในหัวข้อนี้ จะอธิบายถึงคาบเวลาของการเข้าถึงข้อมูลในหน่วยความจำและ คาบเวลาของการปฏิบัติคำสั่ง ภาพที่ 2.28 แสดงการ Fetch และ Executions แบบขนานของ CPU ซึ่งทำให้การปฏิบัติคำสั่งได้ 1 MIPS ต่อ MHz


ในภาพที่ 2.20 คาบเวลาการทำงานของ ALU โดยใช้คาบเวลาการปฏิบัติคำสั่งใน 1 Clock การเข้าถึงข้อมูลใน SRAM จะใช้คาบเวลา 2 Clock ซึ่งแสดงใน ภาพที่ 2.21




# 9



ภาพที่ 2.19 การ fetch และ Executions แบบขนาน



ภาพที่ 2.20 การทำงานของ ALU ใน 1 CYCLE



ภาพที่ 2.21 การเข้าถึงข้อมูล SRAM ภายใน CPU

การรีเซ็ตและการอินเทอร์รัพท์

ไมโครคอนโทรลเลอร์ AT90S8353 มีระบบการตอบสนองสัญญาณอินเทอร์รัพท์จาก 16 แหล่งสัญญาณ โดยแยกอินเทอร์รัพท์เวกเตอร์และอินเทอร์รัพท์ออกจากกัน ในการควบคุมการตอบสนองของอินเทอร์รัพท์แต่ละแหล่ง สามารถแยกการควบคุมได้จากบิต Enable

# 10

ของอินเทอร์รัพท์นั้นๆ และบิต 1 ซึ่งใช้ควบคุมอินเทอร์รัพท์ทั้งหมด โดยตำแหน่งแรกๆ ใน PROGRAM MEMORY จะเป็นตำแหน่งที่ถูกใช้เพื่อเป็นอินเทอร์รัพท์เวกเตอร์และรีเซ็ตซึ่งตารางที่ 2.5 แสดงอินเทอร์รัพท์เวกเตอร์ต่างๆ โดยเริ่มจากอินเทอร์รัพท์ที่มีระดับความสำคัญสูงสุด คือ RESET จนถึงอินเทอร์รัพท์ที่มีระดับความสำคัญต่ำสุด

ตารางที่ 2.5 แสดงอินเทอร์รัพท์เวกเตอร์

Vector No.	Program Address	Source	Interrupt Definition
1	\$000	RESET	Hardware Pin and Watchdog Reset
2	\$001	INT0	External Interrupt Request 0
3	\$002	INT1	External Interrupt Request 1
4	\$003	TIMER2 COMP	Timer/Count2 Compare Match
5	\$004	TIMER2 OVF	Timer/Count2 Overflow
6	\$005	TIMER1CAPT	Timer/Count1 Capture Event
7	\$006	TIMER1 COMPA	Timer/Count1 Compare MatchA
8	\$007	TIMER1 COMPB	Timer/Count1 Compare MatchB
9	\$008	TIMER1 OVF	Timer/Count1 Overflow
10	\$009	TIMER0 OVF	Timer/Count0 Overflow
11	\$00A	SPI, STC	Serial Transfer Complete
12	\$00B	UART, RX	UART, RX Complete
13	\$00C	UART, UDRE	UART Data Register Empty
14	\$00D	UART, TX	UART, TX Complete
15	\$00E	ADC	ADC Conversion Complete
16	\$00F	EE_RDY	EEPROM Ready
17	\$010	ANA_COMP	Analog Comparator

## สัญญาณรีเซ็ต


ไมโครคอนโทรลเลอร์ AT90S4434/AT90S8535 มีสัญญาณรีเซ็ต 3 แหล่ง

POWER ON RESET ไมโครคอนโทรลเลอร์จะรีเซ็ตเมื่อมีการจ่ายไฟให้กับขา Vcc และ GND

EXTERNAL RESET ไมโครคอนโทรลเลอร์จะรีเซ็ตเมื่อมีสัญญาณลอจิก LOW เข้ามาที่ขา รีเซ็ตเป็นระยะเวลามากกว่า 2 คาบเวลาของสัญญาณ XTAL

WATCHDOG RESET ไม่ใครคอนโทรลเลอร์จะมีรีเซ็ตเมื่อถึงคาบเวลาของ WATCHDOG จะต้องถูกกำหนดให้ทำงาน

ในระหว่างที่เกิดการรีเซ็ต รีเซ็ตเตอร์ทั้งหมดจะถูกกำหนดให้ค่าเริ่มต้น และโปรแกรมจะเริ่มทำงานที่ตำแหน่ง \$0000 โดยคำสั่งที่ตำแหน่ง \$0000 จะต้องเป็นคำสั่ง R JMP แต่ ถ้า โปรแกรม ไม่มี การ กำหนด ให้ มี การ ใช้ อิน เต อ ร รี ฟ ฟ์ พื้นที่ส่วนที่เป็นอินเตอรัพท์เวกเตอร์จะใช้เป็นพื้นที่ของโปรแกรม



ภาพที่ 2.22 โครงสร้างของวงจรรีเซ็ต

### ตารางที่ 2.6 คุณลักษณะของสัญญาณรีเซ็ต (5.0 V)

Symbol	Parameter	Min	Typ	Max	Units
Vpot	Power-On Reset Theeshold Voltage	1.4	1.6	1.8	V
Vrst	<b>RESET</b> Pin Threshold Voltage		0.6Vcc		V
t <sub>TOUT</sub>	Reset Delay time Out period FSTRT Unprogrammed	11	16	21	Ms
t <sub>TOUT</sub>	Reset Delay time Out period FSTRT Unprogrammed	1.0	1.1	1.2	ms

#### Power On Reset

วงจรรอง Power On Reset(POR) ถูกสร้างขึ้นเพื่อให้แน่ใจว่า MCU จะไม่ทำงานถ้าระดับของแรงดันไฟเลี้ยงวงจรยังไม่ถึงระดับที่จะทำให้ระบบการทำงานภายในของ MCU ทำงานได้อย่างถูกต้อง

ถ้าต้องการให้ระบบ Power On Reset ภายใน MCU จะต้องต่อขา รีเซ็ตเข้ากับ Vcc หรือต่อผ่าน ความต้านทาน Pull up ค่าประมาณ 100k – 500k

# 12

โดยบิต FSTRT ใช้ในการเลือกคาบเวลา TIME-OUT ซึ่งเมื่อบิต FSTRT ถูกโปรแกรมจะทำให้ช่วงเวลา TIME-OUT มีคาบเวลาน้อยลง ซึ่งมีประโยชน์อย่างมากเมื่อใช้ OSC ที่เป็น Ceramic Resonator

การสื่อสารอนุกรม

การสื่อสารอนุกรมแบบซิงโครนัส (Serial Peripheral Interface)

ในไมโครคอนโทรลเลอร์ AT90S4434/AT90S8535 ได้จัดให้มีการสื่อสารแบบ SPI


ซึ่งเป็นการสื่อสารแบบซิงโครนัสที่มีความเร็วสูง ซึ่งมีคุณสมบัติดังนี้

เป็นการสื่อสารแบบ FULL DUPLEX ที่ใช้สายสัญญาณ 3 เส้น ในการส่งถ่ายข้อมูล

สามารถทำงานเป็นได้ทั้งตัวส่งข้อมูลและตัวรับข้อมูล

สามารถเลือกได้ว่าจะให้ส่งบิต MSB หรือ LSB ออกก่อน


มี FLAG แสดงสถานะการส่งข้อมูลสิ้นสุด



รูปที่ 2.23 แสดงโครงสร้างของ SPI

การสื่อสารข้อมูลระหว่าง MUC ที่เป็น MASTER กับ MCU ที่เป็น SLAVE ด้วยการสื่อสารแบบ SPI โดยขา PB7(SCK) ซึ่งเป็นขา CLOCK จะถูกใช้งานเป็นขาเอาต์พุตเมื่อ MCU เป็น MASTER และถูกใช้งานเป็นขาอินพุตเมื่อ MCU เป็น SLAVE โดยทุกครั้งที่จะเขียนข้อมูลลงใน SPI Data Register ของ MCU ที่เป็น MASTER และกำเนิด CLOCK ที่ขา SCK และข้อมูลจะเลื่อนออกจากขา MOSI ของตัว MCU ที่เป็น MASTER เข้าไปสู่ขา MOSI ของตัว ที่เป็น SLAVE และเมื่อมีการส่งข้อมูลครบ 1 BYTE สัญญาณ CLOCK จะหยุดและบิต SPIE ในรีจิสเตอร์ SPCE ถูกเซ็ทเป็น 1 จะทำให้เกิดอินเตอร์รัพท์

ถ้าขา PB4(SS) มีสถานะเป็น LOW จะเป็นการกำหนดให้ MCU ทำหน้าที่เป็น SLAVE โดยเมื่อพิจารณาถึง Shift Register ที่ทำหน้าที่เลื่อนข้อมูลใน MCU ที่ทำหน้าที่เป็น MASTER และ SLAVE สามารถที่จะพิจารณาให้เป็น Circular shift Register ขนาด 116 บิต ซึ่งในภาพที่ 2.23 เมื่อต้องการส่งข้อมูลออกจาก MCU ที่เป็น MASTER เข้าไปใน MCU ที่เป็น SLAVE ข้อมูลจะถูกส่งถ่ายระหว่าง MPU ทั้ง 2 ตัวในทิศทางที่ตรงข้ามกัน ซึ่ง 1 รอบของการส่งข้อมูลจะทำให้ข้อมูลใน MASTER และ SLAVE ถูกแลกเปลี่ยนกัน



ภาพที่ 2.24 Mater-Slave Interconnection

ในด้านส่งข้อมูลจะมี BUFFER เพียงชุดเดียวแต่ในส่วนของด้านรับจะมี BUFFER 2 ชุด เพราะฉะนั้นการส่งข้อมูลจะต้องรอให้ข้อมูลใน Buffer ถูกส่งไปยังด้านรับเรียบร้อยแล้วจะสามารถเขียนข้อมูลชุดใหม่ลงใน Buffer ได้ ส่วนในการรับข้อมูลจะต้องนำข้อมูลออกจาก SPI Data Register ก่อนที่ข้อมูลชุดใหม่ จะถูกส่งเข้ามาเพื่อไม่ให้ข้อมูล สูญหายสามารถกำหนดทิศทางของ MOSI, MISO, SCK และ SS จะถูกกำหนดตาม ตารางที่ 2.7

ตารางที่ 2.7 SPI Pin Overrides

Pin	Direction, Master SPI	Direction, Slave SPI
-----	-----------------------	----------------------

MOSI	User Defined	Input
MISO	Input	User Defined
SCK	User Defined	Input
$\overline{SS}$	User Defined	Input

### SS Pin Function


เมื่อ MCU ถูกกำหนดให้เป็น MASTER (โดยการเซ็ตบิต MSTR ในรีจิสเตอร์ SPCR) ซึ่งถ้าขา SS ถูกกำหนดให้เป็นเอาต์พุต (ซึ่งปรกติจะเป็นเอาต์พุต) จะทำให้ MCU เป็น MASTER และพร้อมที่จะส่งข้อมูลออก แต่ถ้าขา SS ถูกกำหนดให้เป็นขาอินพุต จะต้องป้อนลอจิก HIGH ให้กับขา SS เพื่อให้แน่ใจว่า MCU จะทำหน้าที่เป็น MASTER และพร้อมที่จะส่งข้อมูล แต่ถ้าขา SS ถูกกำหนดเป็นอินพุตและมีสถานะเป็นลอจิก LOW จะทำให้ MCU ถูกควบคุมให้เป็น SLAVE ซึ่งจะทำให้ระบบ SPI ถูกเปลี่ยนแปลงดังนี้

1. บิต MSTR ในรีจิสเตอร์ SPCR จะถูกเคลียร์และ MCU จะกระทำตัวเป็น SLAVE ซึ่งทำให้ขา MOSI และ SCK เป็น อินพุต
2. บิต SPIF ในรีจิสเตอร์ SPSR ถูกเซ็ตและถ้าอินเตอร์รัพท์ของ SPI ได้ถูกกำหนดให้ Enable จะทำให้เกิดการอินเตอร์รัพท์เกิดขึ้น

เมื่อ MCU ถูกกำหนดให้เป็น SLAVE (ขา SS เป็นอินพุต) และถูกป้อนลอจิก LOW จะทำให้ MCU พร้อมที่จะรับข้อมูล แต่ถ้าขา SS ถูกป้อนลอจิก HIGH จะทำให้ MCU ไม่สามารถรับข้อมูลได้


### DATA MODES

มีวิธีการ 4 อย่างที่จะกำหนดลักษณะสัญญาณที่ขา SCK เพื่อใช้ในการ สื่อสารข้อมูลแบบ SPI โดยสามารถกำหนดได้จากบิต CPHA และบิต CPOL ซึ่งแสดงได้ในภาพที่ 2.24 และ 2.25



# 15

ภาพที่ 2.25 SPI Transfer Format with CPHA=0



ภาพที่ 2.26 SPI Transfer Format CPHA=1

## THE SPI CONTROL REGISTER-SPCR

Bit	7	6	5	4	3	2	1	0	
\$0D (\$2D)	SPIE	SPE	DORD	MSTR	CPOL	CPHA	SPR1	SPR0	SPCR
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial value	0	0	0	0	0	0	0	0	

### Bit 7-SPIE : SPI Interrupt Enable

เป็นบิตที่ใช้ Enable อินเตอรรัพท์ของ SPI ถ้าบิต SPIE ถูกเซ็ตเป็น 1 จะเป็นการ Enable อินเตอรรัพท์ของ SPI ซึ่งบิตนี้จะอยู่ในรีจิสเตอร์ SPIE

### Bit 6-SPE:SPI Enable

เป็นบิตที่ใช้ Enable ระบบ SPI โดยถ้าบิตนี้ถูกเซ็ตเป็น 1 จะเป็นการกำหนดให้ระบบ SPI เริ่มทำงาน

### Bit 4- DORD: Data Order

บิต DORD เป็นบิตที่ให้ในการควบคุมให้บิต LSB หรือบิต MSB ถูกส่งออกก่อน โดยถ้าบิตนี้ถูกเซ็ตเป็น 1 จะเป็นการกำหนดให้ส่งบิต LSB ออกไปก่อน แต่ถ้าบิตนี้เป็น 0 จะเป็นการกำหนดให้ส่งบิต MSB ออกไปก่อน

### Bit 4- MSTR: Mater/Slave select

# 16

ถ้าบิต MSTR ถูกเซตเป็น 1 จะเป็นการกำหนดให้ SPI ทำงานเป็น MASTER แต่ถ้า ถูกเคลียร์เป็น 0 จะเป็นการกำหนดให้ SPI ทำงานเป็น SLAVE แต่ถ้าขา SS ถูกกำหนดให้เป็นอินพุตและถูกป้อนลอจิก LOW ใน ขณะที่บิต MSTR เซตเป็น 1 จะทำให้บิต MSTR ถูกเคลียร์ให้เป็น 0 และบิต SPIE ในรีจิสเตอร์ SPSR ถูกเซตเป็น 1 โดย ผู้ใช้สามารถควบคุมให้ SPI เป็น MASTER ได้อีกครั้งโดยการ เซตบิต MSTR

### Bit 3-CPOL: Clock Polarity

เมื่อบิตนี้เซตเป็น 1 จะมีผลให้ขา SCK มีลอจิกเป็น HIGH เมื่อถูกปล่อยลอย แต่ถ้าบิต CPOL ถูกเคลียร์ เป็น 0 ขา จะทำให้ขา SCK มีลอจิก LOW เมื่อถูกปล่อยลอย โดยแสดงไว้ในภาพที่ 29 และ 30

### Bit 2-CPHA:Clock Phase

เป็นบิตที่ใช้ควบคุมการกำหนดฟัซชั่น แสดงในภาพที่ 2.24 และ 2.25

### Bit1,0-SPR1,SPR0:SPI Clock Rate Select 1 and 0

เป็นบิตที่ใช้ในการควบคุมอัตราของ CLOCK ที่ขา SCK ในขณะที่ SPI เป็น MASTER โดยบิต SPR1 และบิต SPR0 จะไม่มีผลต่อระบบของ SPI กระทำตัวเป็น SLAVE โดยการกำหนดอัตรา CLOCK สามารถกำหนดได้ในตารางที่ 2.8

ตารางที่ 2.8 Relationship Between and the Oscillator

SPR1	SPR0	SCK Frequency
0	0	$f_{cl} / 4$
0	1	$f_{cl} / 16$
1	0	$f_{cl} / 64$
1	1	$f_{cl} / 128$

### THE SPI Stagister-SPSR

Bit	7	6	5	4	3	2	1	0	
\$0E (\$2E)	SPIF	WCOL	-	-	-	-	-	-	SPSR
Read/Write	R	R	R	R	R	R	R	R	
Initial value	0	0	0	0	0	0	0	0	

### Bit 7-SPIF: SPI Interrupt Flag

เมื่อข้อมูลถูกส่งเรียบร้อยแล้วบิต SPIF จะถูกเซตให้เป็น 1 และเกิดอินเตอร์รัพท์ ถ้ามีการเซตบิต SPIE ในรีจิสเตอร์ SPCR และบิต I หรือถ้าขา SS ถูกกำหนดให้เป็น อินพุตและถูกป้อนลอจิก LOW ในขณะที่ SPI เป็น MASTER จะทำให้บิต SPIF ถูกเซต และจะถูกเคลียร์โดยอัตโนมัติเมื่อ CPU ทำโปรแกรมบริการ อินเตอร์รัพท์




**Bit 6-WCOL:Write Collision flag**

บิตนี้จะถูกเซตเป็น 1 ถ้ารีจิสเตอร์ SPDR ถูกเขียนในขณะที่มีการส่งข้อมูล

**Bit 5..0:Reserved bits**

บิตนี้จะถูกสงวนไว้ใน AT90s4434/AT90S8535 โดยปกติจะเป็น 0

**The SPI Data Register- SPDR**



เป็นรีจิสเตอร์ที่สามารถอ่าน และเขียนข้อมูลได้ใช้ในการเก็บข้อมูลระหว่างการสื่อสารข้อมูลแบบSPI

**การสื่อสารข้อมูลแบบอะซิงโครนัส (UART)**

ไมโครคอนโทรลเลอร์ AT90S4434/8535 ถูกจัดให้มีฟังก์ชันในส่วนของ การสื่อสารแบบอะซิงโครนัส หรือ

UART (Asynchronous Receiver and Transmitter) โดยได้จัดให้มีคุณสมบัติหลักๆ ดังนี้

สามารถเปลี่ยนแปลง BAUD RATE ของการสื่อสารได้หลาย BAUD RATE

สามารถสื่อสารได้ในอัตรา BAUD RATE ที่สูงในขณะที่ความถี่ XTAL ต่ำ

สื่อสารข้อมูลได้ทั้ง 8 บิต และ 9 บิต

มีส่วนของการกำจัดสัญญาณรบกวน (Noise filtering) ที่เกิดขึ้นในสายส่ง

ตรวจจับความผิดพลาดของการสื่อสารข้อมูล ที่เกิดจากการที่ข้อมูลที่ถูกส่งเข้ามาก่อน

ยัง

ไม่ได้ถูกอ่านออกจากบัฟเฟอร์และมีข้อมูลใหม่เข้ามาทับ (Overrun detection)

ตรวจจับความผิดพลาดของกรอบข้อมูลผิดพลาด (Framing error detection)

ตรวจจับความผิดพลาดของบิตเริ่มต้น (False Start Bit detection)

จัดให้มีการแยกระบบอินเตอร์รัพท์ของการสื่อสารออกเป็น

3

ส่วน

คือ

อินเตอร์รัพท์ที่เกิดจากการส่งข้อมูลอินเตอร์รัพท์ที่เกิดจากการรับข้อมูล


และ

อินเตอร์รัพท์ที่เกิดจากการไม่มีข้อมูลในรีจิสเตอร์

มีบัฟเฟอร์ในการเก็บข้อมูลที่จะออกและข้อมูลที่รับ

**การส่งข้อมูล (Data Transmission)**

BLOCK DIAGRAM การส่งข้อมูลแสดงในภาพที่ 2.27



ภาพที่ 2.27 ไดอแกรมการส่งข้อมูลแบบ UART

การเริ่มต้นส่งข้อมูล สามารถกระทำได้ โดยการเขียนข้อมูลลงในรีจิสเตอร์ UDR (UART I/O Data Register) โดยข้อมูลจะถูกถ่ายโอนจากรีจิสเตอร์ UDR เข้าไปยัง TRANSMIT SHIFT REGISTER เพื่อเลื่อนข้อมูลออกไปยังสายสัญญาณ ซึ่งการถ่ายโอนข้อมูลจากรีจิสเตอร์ UDR เข้าไปยัง TRANSMIT SHIFT REGISTER มีอยู่ 2 กรณี คือ

ถ้าข้อมูลที่เขียนลงในรีจิสเตอร์ UDR ถูกเขียนภายหลังจากที่บิต STOP ของข้อมูลที่ถูกส่งก่อนหน้านี้ถูกส่งออกไป ซึ่งจะทำให้ข้อมูลที่อยู่ในรีจิสเตอร์ UDR ถูกโหลดลงใน TRANSMIT SHIFT REGISTER โดยทันที ที่ข้อมูลนั้นถูกเขียนลงในรีจิสเตอร์ UDR

ถ้าข้อมูลที่เขียนลงในรีจิสเตอร์ UDR ถูกเขียนก่อนหน้าบิต STOP ของข้อมูลที่ถูกส่งก่อนหน้านี้จะถูกส่งออกไป ซึ่งจะทำให้ข้อมูลที่อยู่ใน UDR ถูกโหลดลงใน TRANSMIT SHIFT REGISTER ในช่วงเวลาที่บิต STOP ของข้อมูลก่อนหน้านี้กำลังถูกส่งออกไป

ถ้าใน TRANSMIT SHIFT REGISTER ไม่มีข้อมูลจะทำให้บิต UDRE (UART Data Register Empty) ในรีจิสเตอร์ USR เพื่อส่งออกไป โดยในขั้นตอนต่อไปถ้าข้อมูล ถูกโหลดลงใน TRANSMIT SHIFT REGISTER จะทำให้ บิตแรกที่จะถูกส่งซึ่งเป็นบิต START จะถูกเคลียร์ โดยบิตที่ 9


# 19

(ถ้าเป็นการส่งข้อมูลขนาด 10 บิต ) หรือบิตที่ 10 (ถ้าเป็นการส่งข้อมูลขนาด 11 บิต) ซึ่งเป็น บิต STOP จะถูกเซตให้เป็น 1

ในเวลาของการเริ่มต้นส่งข้อมูลจะทำให้บิต START ถูกส่งออกที่ ขา TXD และตามด้วยข้อมูลที่เป็น LSB บิต โดยเมื่อบิต STOP ถูกส่งออกจะทำให้ TRANSMIT SHIFT REGISTER โหลดข้อมูลชุดใหม่ จากรีจิสเตอร์ UDR แต่ถ้าภายหลังจากที่มีการส่งบิต STOP ออกไปแล้วและไม่มีข้อมูลใหม่ที่จะทำการส่งจะทำให้บิต TX Complete Flag และ TXC ในรีจิสเตอร์ USR ถูกเซต

ถ้าบิต TXEN ถูกเซต จะเป็นการกำหนดให้ขา TX ทำหน้าที่ในการ สื่อสารข้อมูลแบบอนุกรม แต่ถ้าบิต TXEN ถูกเคลียร์จะทำให้ขา TX ถูกกำหนดให้เป็น ขา I/O

การรับข้อมูล DATA RECETION



ภาพที่ 2.28 แสดงไดอะแกรมการรับข้อมูลของ UART

ภาพที่ 2.28 แสดง BLOCK DIAGRAM ของการรับข้อมูล  
 ภาคนำของการรับข้อมูลจะเป็นส่วนที่ทำหน้าที่สุ่มข้อมูลที่เข้ามาที่ขา RXD ด้วยอัตรา 16 เท่าของ BAUD RATE เมื่อสายสัญญาณถูกปล่อยให้อยู่ว่าง ส่วนรับข้อมูลจะสุ่มหาขอบขาลงของบิต START โดยสัญญาณที่สุ่มพบการเปลี่ยนแปลงจากลอจิก 1 เป็น ลอจิก 0 (ขอบขาลง) ของสัญญาณในสายส่งก็จะถูกกำหนดให้เป็นการสุ่มครั้งแรก โดยสัญญาณการสุ่มที่ 8, 9 และ 10 จะถูกนำมาเป็นตัวตัดสินว่าระดับสัญญาณที่ทำการสุ่มเป็น ลอจิกใด ซึ่งถ้าเป็นการตรวจสอบหาบิต START และ สัญญาณที่ได้จากการสุ่ม ครั้งที่ 8,9 และ 10 โดย 2 ใน 3 ครั้งได้ ลอจิก 1 จะทำระบบรับข้อมูล เริ่มหาบิต START ใหม่ โดยถือว่าบิตที่สุ่มพบเป็นสัญญาณรบกวน แต่ถ้าบิต STOP ถูกส่งเข้ามาและสัญญาณที่ได้จากการสุ่ม 2 ใน 3 ครั้ง ไม่ได้สัญญาณลอจิก 1 จะทำให้ FRAMING

# 21

ERROR (FE) บิต ในรีจิสเตอร์ USR ( UART Status Register) ถูกเซต โดยก่อนที่ผู้ใช้จะทำการอ่านข้อมูลจากรีจิสเตอร์ UDR ผู้ใช้จะต้องทำการตรวจสอบบิต FE ก่อน

ข้อมูลที่รับได้จากสายส่งจะถูกส่งไปยังรีจิสเตอร์ UDR และบิต RXC ในรีจิสเตอร์ USR จะเซต ซึ่งรีจิสเตอร์ UDR จะถูกแบ่งออกเป็น 2 ส่วน โดยส่วนหนึ่งจะใช้ในการส่งข้อมูล และอีกส่วนหนึ่งจะใช้ในการรับข้อมูล ถ้าภายหลังจากที่ทำการอ่านรับข้อมูลเรียบร้อยแล้วและยังไม่ได้ทำการอ่านข้อมูลออกจากรีจิสเตอร์ UDR และบิต OVER RUN (OR) ใน รีจิสเตอร์ UCR ถูกเซต ซึ่งแสดงว่าข้อมูล BYTE สุดท้ายที่อยู่ในรีจิสเตอร์ UDR เกิดการ สูญหาย

ถ้าบิต RXEN ในรีจิสเตอร์ UCR ถูกเซตเป็น 1 จะเป็นการกำหนดให้ขา RXD ทำหน้าที่เป็นขาในการรับข้อมูลแบบอนุกรม แต่ถ้า บิต RXEN ถูกเคลียร์ให้เป็น 0 จะทำให้ขา RXD ทำหน้าที่เป็น ขา I/O

## การควบคุม UART

The UART I/O Data Register-UDR

Bit	7	6	5	4	3	2	1	0	
\$0C (\$2C)	MSB							LSB	UDR
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial value	0	0	0	0	0	0	0	0	

โครงสร้างจะถูกแยกออกเป็น 2 ส่วนแต่ใช้ตำแหน่งที่อยู่เดียวกัน ถ้าเป็นการเขียนข้อมูลลงในรีจิสเตอร์จะเป็นรีจิสเตอร์ที่ใช้ในการเก็บข้อมูลจากรีจิสเตอร์ จะเป็นการอ่านข้อมูลที่รับได้จาก UART

The UART Status Register-USR

Bit	7	6	5	4	3	2	1	0	
\$0B (\$2B)	RXC	TXC	UDRE	FE	OR	-	-	-	USR
Read/Write	R	R/W	R	R	R	R	R	R	
Initial value	0	0	1	0	0	0	0	0	

เป็นรีจิสเตอร์ที่สามารถอ่านได้อย่างเดียว โดยข้อมูลภายในจะแสดงสถานะต่างๆ ของ UART



**Bit 7-RXCIE:RX Complete Interrupt Enable**

เป็นบิตที่ใช้ Enable อินเตอร์รัพท์ ของการรับข้อมูล คือ เมื่อการรับข้อมูลไม่มีความผิดพลาดจะทำให้บิต RXCIE เซ็ตเป็น 1 ซึ่งจะทำให้เกิดอินเตอร์รัพท์ถ้าบิต RXCIE และบิต 1 เซ็ตเป็น 1

**Bit 6-TXCIE: TX Complete Interrupt Enable**

เป็นบิตที่ใช้ Enable อินเตอร์รัพท์ ของการส่งข้อมูล คือ เมื่อมีการรับ ข้อมูลครบทุกบิตจะทำให้บิต TXCIE เซ็ตเป็น 1 ซึ่งจะทำให้เกิดอินเตอร์รัพท์ถ้าบิต TXCIE และบิต 1 เซ็ตเป็น 1

**Bit 5-UDRIE : UART Data Register Empty Interrupt Enable**

ถ้าไม่มีข้อมูลในรีจิสเตอร์ UDR จะทำให้บิต UDRE เซ็ตเป็น 1 ซึ่งจะทำให้เกิดอินเตอร์รัพท์ถ้าบิต UDRIE และบิต 1 เซ็ตเป็น 1

**Bit 4-RXEN: Receiver Enable**

ใช้กำหนดให้ UART เริ่มรับข้อมูล

**Bit 3- TXEN: Transmitter Enable**

ใช้กำหนดให้ UART เริ่มส่งข้อมูล

**Bit 2- CHR9:9 Bit Characters**

เป็นบิตที่กำหนดให้มีการรับส่งข้อมูลขนาด 9 บิต ถ้าบิตนี้เซ็ตเป็น 1 จะเป็นการกำหนดให้มีการรับส่งข้อมูลขนาด 9 บิต แต่ถ้าบิต CHR9 ถูกเคลียร์เป็น 0 จะเป็นการรับข้อมูลขนาด 8 บิต

**Bit 1- RXB8: Recive Data Bit 8**

บิต RXB8 จะทำหน้าที่ในการเก็บค่าบิตที่ 9 ของการรับข้อมูลขนาด 9 บิต

**Bit 0- TXB8 : Transmit Data Bit 8**

บิต TXB 9 จะทำหน้าที่ในการเก็บที่ในการเก็บค่าบิตที่ 9 ของการส่ง ข้อมูล ขนาด 9 บิต

**การกำหนด BAUD RATE**

$$BAUD = \frac{f_{CK}}{16(UBRR - 1)} \quad (2.1)$$


BAUD = Baud-Rate

$f_{CK}$  = Crystal Clock frequency

UBRR = Contents of the UART Baud Rate register, UBRR (0.255)

**รีจิสเตอร์ UBRR ( UART Baud Rate Register)**

เป็นรีจิสเตอร์ขนาด 8 บิต ที่ใช้ในการกำหนดอัตรา Baud Rate



ตารางที่ 2.9 แสดงการกำหนดค่า Baud Rate

Baud Rate	1 MHz		1.8432 MHz		2 MHz		2.4576 MHz	
	UBRR=	%Err	UBRR=	%Err	UBRR=	%Err	UBRR=	%Err
2400	25	0.2	25	0.0	25	0.2	25	0.0
4800	12	0.2	12	0.0	12	0.2	12	0.0
9600	6	7.5	6	0.0	6	0.2	6	0.0
14400	3	7.8	3	0.0	3	3.7	3	3.1
19200	2	7.8	2	0.0	2	7.5	2	0.0
28800	1	7.8	1	0.0	1	7.8	1	6.3
38400	1	22.9	1	0.0	1	7.8	1	0.0
57600	0	7.8	0	0.0	0	7.8	0	12.5
76800	0	22.9	0	3.3	0	22.9	0	0.0
115200	0	84.3	5	0.0	6	7.8	5	25.0
			3		3		3	
			2		2		2	
			1		1		1	
			1		1		1	
			0		0		0	
			0		0		0	



Baud Rate	3.2768 MHz	%Err or	3.6864 MHz	%Err or	4 MHz	%Err or	4.608 MHz	%Err or
2400	UBRR= 84	0.4	UBRR=	0.0	UBRR=	0.2	UBRR=	0.0
4800	UBRR= 42	0.8	95	0.0	103	0.2	119	0.0
9600	UBRR= 20	1.6	UBRR=	0.0	UBRR=	0.2	UBRR=	0.0
14400	UBRR= 13	1.6	47	0.0	51	2.1	59	0.0
19200	UBRR= 10	3.1	UBRR=	0.0	UBRR=	0.2	UBRR=	0.0
28800	UBRR= 6	1.6	23	0.0	25	3.7	29	0.0
38400	UBRR= 4	6.3	UBRR=	0.0	UBRR=	7.5	UBRR=	6.7
57600	UBRR= 3	12.5	15	0.0	16	7.8	19	0.0
76800	UBRR= 2	12.5	UBRR=	0.0	UBRR=	7.8	UBRR=	6.7
115200	UBRR= 1	12.5	11	0.0	12	7.8	14	20.0
			UBRR=		UBRR=		UBRR=	
			7		8		9	
			UBRR=		UBRR=		UBRR=	
			5		6		7	
			UBRR=		UBRR=		UBRR=	
			3		3		4	
			UBRR=		UBRR=		UBRR=	
			2		2		3	
			UBRR=		UBRR=		UBRR=	
			1		1		2	

Baud Rate	7.3728 MHz	%Err or	8 MHz	%Err or	9.216 MHz	%Err or	11.059 MHz	%Err or
-----------	------------	------------	-------	------------	--------------	------------	---------------	------------

2400	UBRR=	0.0	UBRR=	0.2	UBRR=	0.0	UBRR=	-
4800	191	0.0	207	0.2	239	0.0	287	0.0
9600	UBRR= 95	0.0	UBRR=	0.2	UBRR=	0.0	UBRR=	0.0
14400	UBRR= 47	0.0	103	0.8	119	0.0	143	0.0
19200	UBRR= 31	0.0	UBRR=	0.2	UBRR=	0.0	UBRR=	0.0
28800	UBRR= 23	0.0	51	2.1	59	0.0	71	0.0
38400	UBRR= 15	0.0	UBRR=	0.2	UBRR=	0.0	UBRR=	0.0
57600	UBRR= 11	0.0	34	3.7	39	0.0	47	0.0
76800	UBRR= 7	0.0	UBRR=	7.5	UBRR=	6.7	UBRR=	0.0
115200	UBRR= 5	0.0	25	7.8	29	0.0	35	0.0
	UBRR= 3		UBRR=		UBRR=		UBRR=	
			16		19		23	
			UBRR=		UBRR=		UBRR=	
			12		14		17	
			UBRR=		UBRR=		UBRR=	
			8		9		11	
			UBRR=		UBRR=		UBRR=	
			6		7		8	
			UBRR=		UBRR=		UBRR=	
			3		4		5	

Maximum Baud rate to each frequency

พอร์ตอินพุตและเอาต์พุต

พอร์ต A

เป็นพอร์ต 2 ทิศทางขนาด 8 บิต โดยมีหน่วยควบคุมการทำงานต่างๆ ของพอร์ต คือ รีจิสเตอร์ PORTA (DATA REGISTER) อยู่ที่ตำแหน่ง \$IB(\$3B), รีจิสเตอร์ DDRA (DATA DIRECTION REGISTER) อยู่ที่ตำแหน่ง \$IA(\$3A) และ PINA (PORT A INPUT PINS) อยู่ที่ตำแหน่ง \$19 (\$39) โดย PINA จะสามารถอ่านได้อย่างเดียว ไม่สามารถเขียนข้อมูลลงได้ ในขณะที่ PORTA และ DDRA สามารถอ่านและเขียนได้ โดยแต่ละขาสัญญาณของพอร์ต A สามารถกำหนดให้มีความต้านทาน PULL-UP ทำงานในสภาวะ ACTIVE หรือไม่ ACTIVE ก็ได้โดยแต่ละขาสัญญาณของพอร์ต A จะสามารถรับกระแส (SINK CURRENT) ได้ 20 mA ซึ่งถ้าขาของพอร์ต A ใช้งานเป็นอินพุตและภายนอกมีความต้านทาน PULL LOW ในขณะที่ความต้านทาน PULL UP ภายใน ACTIVE จะทำให้ MCU จ่ายกระแสออกมาภายนอก

พอร์ต A จะถูกนำไปใช้งานอีกอย่างหนึ่งคือ เป็นขาสัญญาณอินพุตของวงจรถ่าย ANALOG TO DIGITAL โดยถ้าบางขาของพอร์ต A ถูกใช้งานเป็นขาเอาต์พุตของพอร์ต ในขณะที่บางขาของพอร์ต A ถูกใช้เป็นขาอินพุตของ ANALOG TO DIGITAL ผู้ใช้จะต้องไม่เปลี่ยนแปลงสภาวะการทำงานของพอร์ต A ในขณะที่วงจรถ่าย ANALOG TO DIGITAL กำลัง Conversion สัญญาณ ซึ่งอาจจะทำให้การทำการแปลงสัญญาณถูกขัดจังหวะ จะมีผลให้การแปลงสัญญาณ ผิดพลาด การทำงานในโหมดประหยัดพลังงานจะทำให้ SCHMITT TRIGGER ของส่วนอินพุต ถูกตัดออก The Port A Data-PORT A

### The Port A Data Register - PORTA

Bit	7	6	5	4	3	2	1	0	
\$1B (\$3B)	PORTA7 PORTA6 PORTA5 PORTA4 PORTA3 PORTA2 PORTA1 PORTA0								PORTA
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial value	0	0	0	0	0	0	0	0	

### The Port A Data Direction Register - DDRA

Bit	7	6	5	4	3	2	1	0	
\$1A (\$3A)	DDA7 DDA6 DDA5 DDA4 DDA3 DDA2 DDA1 DDA0								DDRA
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial value	0	0	0	0	0	0	0	0	

### The Port A Input Pins Address - PINA

Bit	7	6	5	4	3	2	1	0	
\$19 (\$39)	PINA7 PINA6 PINA5 PINA4 PINA3 PINA2 PINA1 PINA0								PINA
Read/Write	R	R	R	R	R	R	R	R	
Initial value	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	

PINA ไม่ใช่รีจิสเตอร์ ซึ่งตำแหน่งที่กำหนดจะเป็นตำแหน่งของแต่ละขาของพอร์ต โดยเมื่ออ่าน PORTA จะเป็นการอ่านค่าที่ PINA จะเป็นการอ่านค่าจริงๆ ของขาพอร์ต

การใช้งาน พอร์ต A เป็นขาอินพุตเอาต์พุต


บิต DDAn ในรีจิสเตอร์ DDRA จะเป็นบิตที่ใช้ในการกำหนดทิศทางของแต่ละพอร์ต ถ้าบิต DDAn ถูกเซตเป็น 1 จะทำให้ขาของพอร์ตนั้นเป็นเอาต์พุต แต่เมื่อ DDAn ถูกเคลียเป็น 0 จะทำให้ขานั้นถูกกำหนดเป็นอินพุต ซึ่งสภาวะของขาต่างๆ แสดงดังตารางที่ 2.10

ตารางที่ 2.10 DDAn Effects on PORTA Pins

DDAn	PORTAn	I/O	Pull up	Comment
0	0	Input	No	Tri-state (Hi-Z)
0	1	Input	Yes	PAn will source current if ext. pulled low.
1	0	Output	No	Push-Pull Zero Output
1	1	Output	No	Push-Pull One Output

โครงสร้างของ พอร์ต A

ทุกขาทั้งหมดของพอร์ต A จะมีลักษณะโครงสร้างดังภาพที่ 2.29



ภาพที่ 2.29 โครงสร้างของพอร์ต A (Pins PA0 – PA7)

พอร์ต B

พอร์ต B เป็นพอร์ตสองทิศทาง ขนาด 8 บิต โดยมีรีจิสเตอร์ใช้ควบคุมพอร์ต B อยู่ 3 ตัว คือ รีจิสเตอร์ PORTB อยู่ที่ตำแหน่ง \$18 (\$38) รีจิสเตอร์ DDRB อยู่ที่ตำแหน่ง \$17(&37) และ PINB

อยู่ที่ตำแหน่ง \$16(\$36) โดยพอร์ต A แต่ละขาสามารถแยกกำหนดให้มีความต้านทาน PULL UP ได้ตามต้องการ ซึ่งในแต่ละขาสามารถรับกระแส (SINK CURRENT) ได้ 20 mA โดยขาของพอร์ตสามารถใช้งานเป็นฟังก์ชันอื่นๆ ได้ดังตารางที่ 2.11

ตารางที่ 2.11 การใช้งานฟังก์ชันอื่นๆ ของพอร์ต B

Port Pin	Alternate Function
PB0	T0 (Timer/Counter 0 external counter input)
PB1	T1 (Timer/Counter 1 external counter input)
PB2	AIN0 (Analog comparator positive input)
PB3	AIN1 (Analog comparator negative input)
PB4	SS (SPI Slave Select input)
PB5	MOSI (SPI Bus Master Output/Slave Input)
PB6	MISO (SPI Bus Master Input/Slave Output)
PB7	SCK (SPI Bus Serial Clock)

**The Port B Data Register - PORTB**

Bit	7	6	5	4	3	2	1	0	
\$18 (\$38)	<b>PORTB7 PORTB6 PORTB5 PORTB4 PORTB3 PORTB2 PORTB1 PORTB0</b>								PORTB
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial value	0	0	0	0	0	0	0	0	

**The Port B Data Direction Register - DDRB**

Bit	7	6	5	4	3	2	1	0	
\$17 (\$37)	<b>DDB7 DDB6 DDB5 DDB4 DDB3 DDB2 DDB1 DDB0</b>								DDRB
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial value	0	0	0	0	0	0	0	0	

**The Port B Input Pins Address - PINB**

Bit	7	6	5	4	3	2	1	0	
\$16 (\$36)	<b>PINB7 PINB6 PINB5 PINB4 PINB3 PINB2 PINB1 PINB0</b>								PINB
Read/Write	R	R	R	R	R	R	R	R	
Initial value	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	

การใช้งานพอร์ต B เป็นพอร์ตอินพุตและเอาต์พุต

จากตารางที่ 2.9 แสดงการใช้งานพอร์ต B เป็นอินพุตและเอาต์พุต

ตารางที่ 2.12 การใช้งานพอร์ต B เป็นอินพุตและเอาต์พุต

DDAn	PORTAn	I/O	Pull up	Comment
0	0	Input	No	Tri-state (Hi-Z)
0	1	Input	Yes	PBn will source current if ext. pulled low.
1	0	Output	No	Push-Pull Zero Output
1	1	Output	No	Push-Pull One Output

ฟังก์ชันอื่นๆ ที่ใช้ขาสัญญาณของ PORTB

SCK-PORTB, Bit 7

เป็นขา CLOCK ที่ใช้งานในส่วนของการสื่อสารแบบ SPI

MISO-PORTB, Bit 6

เป็นขารับข้อมูลของการสื่อสารแบบ SPI

MOSI-PORTB, Bit 5

เป็นขาส่งข้อมูลในการสื่อสารแบบ SPI

SS-PORTB, Bit 4

ใช้เป็นขาควบคุมการทำวนในโหมด SPI

AIN1-PORTB, Bit 3

เป็นขาอินพุต 1 ของการทำงานในส่วนของ Analog Compare

AIN0-PORTB, Bit 2

เป็นขาอินพุต 1 ของการทำงานในส่วนของ Analog Compare

T1-PORTB, Bit 1


เป็นขาอินพุตที่ใช้ในส่วนของ Timer 1

TO-PORTB, Bit 0


เป็นขาอินพุตที่ใช้ในส่วนของ Timer 0

โครงสร้างของ PORT B






ภาพที่ 2.32 แสดงโครงสร้างของพอร์ต B (PB4)




ภาพที่ 2.33 แสดงโครงสร้างของพอร์ต B (PB5)





ภาพที่ 2.34 แสดงโครงสร้างของพอร์ตB (PB6)



ภาพที่ 2.35 แสดงโครงสร้างของพอร์ตB (PB7)

พอร์ต C เป็นพอร์ต 2 ทิศทางขนาด 8 บิต โดยมีหน่วยควบคุมการทำงานของพอร์ตจำนวน 3 หน่วย คือ PORTC(Data Register- PORTC) อยู่ที่ตำแหน่งหน่วยความจำ \$15(\$35),DDRC (Data Direction Register DDRC) อยู่ที่ตำแหน่งหน่วย \$14(\$34) และ PINC (Port C Input Pin - PINC) อยู่ที่ตำแหน่ง\$13(\$)โดย PINC จะสามารถอ่านได้อย่างเดียว ในขณะที่ PORTC และ DDRC จะสามารถอ่านและเขียนได้โดยแต่ละขาของพอร์ต C สามารถแยกการกำหนดความต้านทาน PULL UP ได้ ในขณะที่พอร์ต C แต่ละขาสามารถรับกระแส(SINK CURRENT) ได้ 20 mA โดยถ้าภายในกำหนดให้มีความต้านทาน PULL UP และภายนอกมีการความต้านทาน PULL UP จะทำให้ MCU จ่ายกระแสออกภายนอก

### The Port C Data Register - PORTC

Bit	7	6	5	4	3	2	1	0	
\$15 (\$35)	<b>PORTC7 PORTC6 PORTC5 PORTC4 PORTC3 PORTC2 PORTC1 PORTC0</b>								PORTC
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial value	0	0	0	0	0	0	0	0	

### The Port C Data Direction Register - DDRC

Bit	7	6	5	4	3	2	1	0	
\$14 (\$34)	<b>DDC7 DDC6 DDC5 DDC4 DDC3 DDC2 DDC1 DDC0</b>								DDRC
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial value	0	0	0	0	0	0	0	0	

### The Port C Input Pins Address - PINC

Bit	7	6	5	4	3	2	1	0	
\$13 (\$33)	<b>PINC7 PINC6 PINC5 PINC4 PINC3 PINC2 PINC1 PINC0</b>								PINC
Read/Write	R	R	R	R	R	R	R	R	
Initial value	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	


PINC ไม่ใช่ REGISTER เพราะฉะนั้นตำแหน่งที่กำหนดจะเป็นตำแหน่งของแต่ละขาของพอร์ต C โดยถ้าเป็นการอ่าน PORTC จะเป็นการอ่านค่าที่ LATCH ในขณะที่การอ่านค่าจาก PINC จะเป็นการอ่านค่าจริงของขาพอร์ต C

### Port C As General Digital I/O


ทั้ง 8 บิต ของพอร์ต C จะมีลักษณะเหมือนกัน โดยPCn, แทนขาต่างๆ ของพอร์ต C และ DDCn เป็นบิตที่ใช้ควบคุมทิศทางของขา นั้น ๆ โดยถ้า DDCn มีการเซตเป็น 1 แสดงว่าเป็นขาเอาต์พุตแต่ถ้า DDCn ถูกเคลียเป็น 0 จะเป็นการกำหนดให้ขา นั้นๆ เป็นขาอินพุต ถ้าต้องการให้ MOSS PULL เกิดการACTIVE จะเคลียให้ PORTCn เป็น 0 โดยลักษณะการกำหนดการใช้งานของแต่ละขาแสดงดังตารางที่ 2.10

### ตารางที่ 2.13 แสดงการใช้งานพอร์ต C





ภาพที่ 2.37 แสดงโครงสร้างของพอร์ต C(PC6)



ภาพที่ 2.38 แสดงโครงสร้างของพอร์ต C (PC7)

พอร์ต D

พอร์ต D เป็นพอร์ต 2 ทิศทาง ขนาด 8 บิต ที่มีหน่วยควบคุมการทำงานของพอร์ต คือ PORTD (Data Register-PORTD) อยู่ที่ตำแหน่ง \$12(\$32), DDRD (Data Direction Register) อยู่ที่ตำแหน่ง \$11(\$31) และ PIND (Port D Input Pins) อยู่ที่ตำแหน่ง \$10(\$30) โดย PIND สามารถอ่านได้อย่างเดียวในขณะที่ PORTD และ DDRD สามารถทั้งอ่านและเขียน โดยพอร์ต D สามารถรับกระแสได้ 20 mA ซึ่งแต่ละขาของพอร์ต D สามารถเลือกฟังก์ชันการทำงานอื่นๆ ได้อีก

ตารางที่ 2.14 ฟังก์ชันอื่นๆ ของพอร์ต D

Port Pin	Alternate Function
PD0	RDX (UART Input line)
PD1	TDX (UART Output line)
PD2	INT0 (External interrupt 0 input)
PD3	INT1 (External interrupt 1 input)
PD4	OC1B (Timer/Counter1 output compareB match output)
PD5	OC1A (Timer/Counter1 output compareA match output)
PD6	ICP (Timer/Counter1 input capture pin)
PD7	OC2 (Timer/Counter2 output compare match output)

### The Port D Data Register - PORTD

Bit	7	6	5	4	3	2	1	0	
\$12 (\$32)	<b>PORTD7   PORTD6   PORTD5   PORTD4   PORTD3   PORTD2   PORTD1   PORTD0</b>								PORTD
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial value	0	0	0	0	0	0	0	0	

### The Port D Data Direction Register - DDRD

Bit	7	6	5	4	3	2	1	0	
\$11 (\$31)	<b>DDD7   DDD6   DDD5   DDD4   DDD3   DDD2   DDD1   DDD0</b>								DDRD
Read/Write	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
Initial value	0	0	0	0	0	0	0	0	

### The Port D Input Pins Address - PIND

Bit	7	6	5	4	3	2	1	0	
\$10 (\$30)	<b>PIND7   PIND6   PIND5   PIND4   PIND3   PIND2   PIND1   PIND0</b>								PIND
Read/Write	R	R	R	R	R	R	R	R	
Initial value	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	

PIND ไม่ใช่รีจิสเตอร์ ฉะนั้นตำแหน่งที่กำหนดจะเป็นตำแหน่งจริงของขาพอร์ต โดยเมื่ออ่านค่าของ PORT และ DDRD จะเป็นการอ่านค่าที่ LATCH ส่วนการอ่านค่าของ PIND จะเป็นการอ่านค่าจริง ๆ ที่เกิดขึ้นที่ขาของพอร์ต

การใช้งานของพอร์ต D เป็นพอร์ตอินพุตและเอาต์พุต

โดย PDn แทนขาใดๆ ของพอร์ต D และ DDDn เป็นตำแหน่งบิตในรีจิสเตอร์ DDRD ซึ่งรีจิสเตอร์ DDRD ทำหน้าที่ควบคุมทิศทางของพอร์ต D โดยถ้าเซตให้เป็น 1

จะเป็นการกำหนดให้พอร์ตทำงานเป็นเอาต์พุต แต่ถ้าเคลียให้เป็น 0 จะกำหนดให้พอร์ตทำงานเป็นอินพุต

ตารางที่ 2.15 แสดงการใช้งานพอร์ต D

DDAn	PORTAn	I/O	Pull up	Comment
0	0	Input	No	Tri-state (Hi-Z)
0	1	Input	Yes	PDn will source current if ext. pulled low.
1	0	Output	No	Push-Pull Zero Output
1	1	Output	No	Push-Pull One Output

การทำงานฟังก์ชันอื่นๆ ของพอร์ต D

OC2-PORTD,BIT7

ขา OC2 หรือบิต 7 ของพอร์ต D สามารถถูกนำไปใช้งานเป็นขาเอาต์พุตของ Compare Output Match ของ Time/Counter2

ICP-PORTD,BIT6

ขา ICP หรือบิต 6 ของพอร์ต D สามารถถูกนำไปใช้งานเป็นขาอินพุตของ Input Capture Mode ของ Timer/Counter1

OC1A-PORTD,BIT5

ขา OC1A หรือบิต 5 ของพอร์ต D สามารถถูกนำไปใช้งานเป็นขาเอาต์พุตของ Output CompareA Match ของ Timer/Counter1

OC1B-PORTD,BIT 4

ขา OC1B หรือบิต 4 ของพอร์ต D สามารถถูกนำไปใช้งานเป็นขาเอาต์พุตของ Output CompareB Match ของ Timer/Counter1

INT1-PORTD,BIT3

ขา INT1 หรือบิต 3 ของพอร์ต D สามารถถูกใช้งานเป็นขาอินพุตของอินเทอร์รัพท์จากภายนอก

INT0-PORTD,BIT2

ขา INT0 หรือบิต 2 ของพอร์ต D สามารถถูกใช้งานเป็นขาอินพุตของอินเทอร์รัพท์จากภายนอก


TXD-PORTD,BIT1

ขา TXD หรือบิต 1 ของพอร์ต D สามารถถูกใช้งานเป็นขาอินพุตส่งสัญญาณของการสื่อสารอนุกรมแบบ UART


RXD-PORT,BIT0

ขา RXD หรือบิต 0 ของพอร์ต D สามารถถูกใช้งานเป็นขารับสัญญาณของการสื่อสารอนุกรมแบบ UART


โครงสร้างของพอร์ต D



ภาพที่ 2.39 แสดงโครงสร้างของพอร์ต D(POD)




ภาพที่ 2.40 แสดงโครงสร้างของพอร์ต D(PD1)




ภาพที่ 2.41 แสดงโครงสร้างของพอร์ต D(PD2และ PD3)






ภาพที่ 2.42 แสดงโครงสร้างของพอร์ต D (PD4 และ PD5)



ภาพที่ 2.43 แสดงโครงสร้างของพอร์ต D (PD6)



ภาพที่ 2.44 แสดงโครงสร้างของพอร์ต D (PD7)

กลุ่มคำสั่ง

กลุ่มคำสั่งการกระทำทางคณิตศาสตร์และลอจิก (ARITHMETIC AND LOGIC INSTRUCTION)

ADD Rd,Rr

คำสั่งบวกข้อมูลระหว่างรีจิสเตอร์ 2 ตัว ผลลัพธ์ที่ได้เก็บไว้ในรีจิสเตอร์ Rd

ADC Rd,Rr

คำสั่งบวกข้อมูลระหว่างรีจิสเตอร์ 2 ตัว และ CARRY FLAG ผลลัพธ์ที่ได้เก็บไว้ใน รีจิสเตอร์ Rd

ADIW RdI,K

คำสั่งลบข้อมูลแบบ WORD ระหว่างรีจิสเตอร์กับ ค่าคงที่ ผลลัพธ์ที่ได้เก็บในรีจิสเตอร์ RdI

SUB Rd,Rr

คำสั่งลบข้อมูลระหว่างรีจิสเตอร์ 2 ตัว ผลลัพธ์ที่ได้เก็บไว้ในรีจิสเตอร์ Rd

SUBI Rd,K

คำสั่งลบข้อมูลระหว่างรีจิสเตอร์กับค่าคงที่ ผลลัพธ์ที่ได้เก็บไว้ในรีจิสเตอร์ Rd

# 43

SBC Rd,Rr

คำสั่งลบข้อมูลระหว่างรีจิสเตอร์ 2 ตัว และ CARRY FLAG ผลลัพธ์ที่ได้เก็บไว้ในรีจิสเตอร์ Rd

SBCI Rd,K

คำสั่งในการลบข้อมูลระหว่างรีจิสเตอร์กับค่าคงที่ และ CARRY FLAG ผลลัพธ์ที่ได้เก็บไว้ในรีจิสเตอร์ Rd

SBIW RdI,K

คำสั่งในการลบข้อมูลขนาด WORD

AND Rd,Rr

คำสั่ง AND ข้อมูลระหว่างรีจิสเตอร์ 2 ตัว

ANDI Rd,K

คำสั่ง AND ข้อมูลระหว่างรีจิสเตอร์ กับค่าคงที่

OR Rd,Rr

คำสั่ง OR ข้อมูลระหว่างรีจิสเตอร์ 2 ตัว

ORI Rd,K

คำสั่ง OR ข้อมูลระหว่างรีจิสเตอร์กับค่าคงที่ ผลลัพธ์ที่ได้เก็บไว้ในรีจิสเตอร์ Rd

EOR Rd,Rr

คำสั่ง Exclusive or ข้อมูลระหว่างรีจิสเตอร์ 2 ตัว

COM Rd

คำสั่งทำ one Complement ข้อมูลในรีจิสเตอร์ Rd

NEC Rd

คำสั่งทำ two Complement ข้อมูลในรีจิสเตอร์ Rd

SBR Rd,K

คำสั่ง SET บิตในรีจิสเตอร์ Rd

CBR Rd,K

คำสั่งเคลียร์บิตในรีจิสเตอร์ Rd

INC Rd

คำสั่งเพิ่มค่าของข้อมูลในรีจิสเตอร์ Rd ขึ้น 1 ค่า

DEC Rd

คำสั่งลดค่าของข้อมูลในรีจิสเตอร์ Rd ลง 1 ค่า

TST Rd

คำสั่งทดสอบข้อมูลในรีจิสเตอร์ Rd โดยจะมีผลกับ Flag Z,N,V

CLR Rd

คำสั่งเคลียร์ข้อมูลในรีจิสเตอร์ Rd ให้มีค่าเป็น 00

SER Rd

คำสั่ง SET ข้อมูลในรีจิสเตอร์ Rd ให้มีค่าเป็น FF

กลุ่มคำสั่งการกระโดด (BRANCH INSTRUCTION)

RJMP k

คำสั่งกระโดดแบบ Relative

IJMP

คำสั่งกระโดดไปยังตำแหน่งหน่วยความจำที่ถูกชี้โดยรีจิสเตอร์ Z

RCALL k

คำสั่งกระโดดไปยังโปรแกรมย่อยที่ k

ICALL

คำสั่งกระโดดไปทำงานโปรแกรมย่อยที่ชี้ตำแหน่งโดยรีจิสเตอร์ Z

RET

คำสั่งกลับจากโปรแกรมย่อย

RETI

คำสั่งกลับจากโปรแกรมบริการอิน เทอร์รัพท์

CPSE Rd,Rr

คำสั่งเปรียบเทียบข้อมูลใน Register Rd กับ ข้อมูลใน Register Rr โดยถ้าข้อมูลใน Register ทั้ง 2 มีค่าเท่ากัน CPU ข้ามการทำคำสั่งถัดไป 1 คำสั่ง

CP Rd,Rr

คำสั่งเปรียบเทียบข้อมูลในรีจิสเตอร์ Rd และข้อมูลในรีจิสเตอร์ Rr โดยจะมีผลต่อ Flag Z,N,V,C,H

CPC Rd,Rr

คำสั่งเปรียบเทียบข้อมูลในรีจิสเตอร์ Rd กับข้อมูลในรีจิสเตอร์ Rr และ Carry Flag โดยมีกากระทำ Rd-Rr-C ซึ่งทำให้มีผลกับ Flag Z,N,V,C,H

CPI Rd,k

คำสั่งเปรียบเทียบข้อมูลในรีจิสเตอร์ Rd กับค่าคงที่ โดย CPU จะกระทำ Rd-k ซึ่งมีผลกับ flag Z,N,V,C,H

SBRC Rr,b

เมื่อ CPU ทำคำสั่ง SBRC จะทำให้ CPU จะข้ามการกระทำคำสั่งถัดไป 1 คำสั่ง ถ้าบิตที่ b ในรีจิสเตอร์ Rr มีค่าเป็น 0

SBRS Rr,b

เมื่อ CPU ทำคำสั่ง SBRS จะทำให้ CPU ข้ามการกระทำคำสั่งถัดไป 1 คำสั่ง ถ้าบิตที่ b ในรีจิสเตอร์ Rr ถูกเซ็ค

SBIC P,b

# 46

เมื่อ CPU ทำคำสั่ง SBIC จะทำให้ CPU ข้ามการทำคำสั่งถัดไป 1 คำสั่ง ถ้าบิตที่ b ในรีจิสเตอร์ I/O ที่ P ถูกเคลียร์

SBIS P,b

เมื่อ CPU ทำคำสั่ง SBIS จะทำให้ CPU ข้ามการทำคำสั่งถัดไป 1 คำสั่ง ถ้าบิตที่ b ในรีจิสเตอร์ I/O ที่ P ถูกเซต

BRBS s,k

เป็นคำสั่งกระโดดข้ามไปทำคำสั่งในตำแหน่งที่ PC ซึ่ง ถ้า Flag Status ในรีจิสเตอร์ SREG ถูกเซต (SREG(s)) = 1 โดยค่าใน PC = PC+k+1

BRBC s,k

เป็นคำสั่งกระโดดข้ามไปทำคำสั่งในตำแหน่งที่ PC ซึ่ง ถ้า Flag Status ในรีจิสเตอร์ SREG ถูกเคลียร์ (SREG(s)) = 0 โดยค่าใน PC = PC+k+1

BREQ k

เป็นคำสั่งกระโดดข้ามไปกระทำคำสั่งในตำแหน่ง PC ซึ่ง ถ้า Zero flag เซต (Z=1) โดยค่าใน PC = PC+k+1

BRNE k

เป็นคำสั่งกระโดดข้ามไปกระทำคำสั่งในตำแหน่งที่ PC ซึ่ง ถ้า Zero flag เซต (Z=1) โดยค่าใน PC = PC+k+1

BRCS k

เป็นคำสั่งกระโดดข้ามไปกระทำคำสั่งในตำแหน่งที่ PC ซึ่ง ถ้า Zero flag เซต (Z=1) โดยค่าใน PC = PC+k+1

BRCC k

เป็นคำสั่งกระโดดข้ามไปกระทำคำสั่งในตำแหน่งที่ PC ซึ่ง ถ้า Zero flag เซต (Z=1) โดยค่าใน PC = PC+k+1

BRSH k

เป็นคำสั่งกระโดดข้ามไปกระทำคำสั่งในตำแหน่งที่ PC ซึ่ง ถ้า Zero flag เซ็ต (Z=1) โดยค่าใน PC = PC+k+1

BRLO k

เป็นคำสั่งกระโดดข้ามไปกระทำคำสั่งในตำแหน่งที่ PC ซึ่ง ถ้า Zero flag เซ็ต (Z=1) โดยค่าใน PC = PC+k+1

BRMI k

เป็นคำสั่งกระโดดข้ามไปกระทำคำสั่งในตำแหน่งที่ PC ซึ่ง ถ้า Zero flag เซ็ต (Z=1) โดยค่าใน PC = PC+k+1

BRPL k

เป็นคำสั่งกระโดดข้ามไปกระทำคำสั่งในตำแหน่งที่ PC ซึ่ง ถ้า Zero flag เซ็ต (Z=1) โดยค่าใน PC = PC+k+1

BRGE k

เป็นคำสั่งกระโดดข้ามไปกระทำคำสั่งในตำแหน่งที่ PC ซึ่ง ถ้า Zero flag เซ็ต (Z=1) โดยค่าใน PC = PC+k+1

BRLT k

เป็นคำสั่งกระโดดข้ามไปกระทำคำสั่งในตำแหน่งที่ PC ซึ่ง ถ้า Zero flag เซ็ต (Z=1) โดยค่าใน PC = PC+k+1

BRSH k

คำสั่งกระโดดไปยังหน่วยความจำตำแหน่ง PC = PC+k+1 ถ้า

BRHC k

คำสั่งกระโดดไปยังหน่วยความจำตำแหน่ง PC = PC+k+1 ถ้า Half Carry เซ็ต

BRTS k

คำสั่งกระโดดไปยังหน่วยความจำตำแหน่ง PC = PC+k+1 ถ้า T flag Set

BRTC k

คำสั่งกระโดดไปยังหน่วยความจำตำแหน่ง  $PC = PC+k+1$  ถ้า T flag Clear

BRVS k

คำสั่งกระโดดไปยังหน่วยความจำตำแหน่ง  $PC = PC+k+1$  ถ้า Overflow Flag Set

BRVC k

คำสั่งกระโดดไปยังหน่วยความจำตำแหน่ง  $PC = PC+k+1$  ถ้า Overflow Flag ถูกเคลียร์

BRIE k

คำสั่งกระโดดไปยังหน่วยความจำตำแหน่ง  $PC = PC+k+1$  ถ้า Interrupt Enable บิต (I=1)

BRID k

คำสั่งกระโดดไปยังหน่วยความจำตำแหน่ง  $PC = PC+k+1$  ถ้า Interrupt Disable บิต (I=0)

กลุ่มคำสั่งในการเคลื่อนย้ายข้อมูล (DATA TRANSFER INSTRUCTIONS)

MOV Rd,Rr

เป็นคำสั่งในการเคลื่อนย้ายข้อมูลจาก รีจิสเตอร์ ไปยังรีจิสเตอร์

Rd คือ รีจิสเตอร์ R0 – R31

Rr คือ รีจิสเตอร์ R0 – R31

LDI Rd,K

เป็นคำสั่งในการโหลดข้อมูลคงที่ขนาด 8 บิต เข้าในรีจิสเตอร์

Rd คือ รีจิสเตอร์ R16 – R31

K คือ ค่าคงที่ขนาด 8 บิต 0 – 255

LD Rd,X

เป็นคำสั่งในการโหลดข้อมูลขนาด 8 บิตที่อยู่ในหน่วยความจำตำแหน่งที่ รีจิสเตอร์ X เข้าในรีจิสเตอร์

Rd คือ รีจิสเตอร์ R0 – R31

X คือ รีจิสเตอร์ X

LD Rd,X+



เป็นคำสั่งโหลดข้อมูลขนาด 8 บิตที่อยู่ในหน่วยความจำตำแหน่งที่รีจิสเตอร์ X ที่ อยู่ในรีจิสเตอร์ทั่วไป และเพิ่มค่ารีจิสเตอร์ X ขึ้น 1 หลังจากทีโหลดข้อมูลเสร็จแล้ว

Rd คือ รีจิสเตอร์ RO – R31

X คือ รีจิสเตอร์ X

LD Rd,X-

เป็นคำสั่งโหลดข้อมูลขนาด 8 บิตที่อยู่ในหน่วยความจำตำแหน่งที่รีจิสเตอร์ X -1 ที่ อยู่ในรีจิสเตอร์ทั่วไป และลดค่า X ลง 1 ค่าก่อนที่จะโหลดข้อมูลลง

Rd คือ รีจิสเตอร์ RO – R31

X คือ รีจิสเตอร์ X

LD Rd,X

เป็นคำสั่งโหลดข้อมูลขนาด 8 บิตที่อยู่ในหน่วยความจำตำแหน่งที่รีจิสเตอร์ X ที่ อยู่ในรีจิสเตอร์

Rd คือ รีจิสเตอร์ RO – R31

X คือ รีจิสเตอร์ X

LD Rd,X+

เป็นคำสั่งโหลดข้อมูลขนาด 8 บิตที่อยู่ในหน่วยความจำตำแหน่งที่รีจิสเตอร์ X ที่เข้าไปในรีจิสเตอร์ทั่วไปและเพิ่มค่ารีจิสเตอร์ X ขึ้น 1 ค่าหลังจากทีโหลดข้อมูลเสร็จแล้ว

Rd คือ รีจิสเตอร์ RO – R31

X คือ รีจิสเตอร์ X

LD Rd,-X

เป็นคำสั่งโหลดข้อมูลขนาด 8 บิต ที่อยู่ในหน่วยความจำตำแหน่งที่รีจิสเตอร์ X-1 ที่ อยู่ในรีจิสเตอร์ทั่วไป โดยจะทำการลดค่า X ลง 1 ค่า ก่อนที่จะโหลดข้อมูลลง

Rd คือ รีจิสเตอร์ RO – R31

X คือ รีจิสเตอร์ X

LD Rd,Y

เป็นคำสั่งโหลดข้อมูลขนาด 8 บิตที่อยู่ในหน่วยความจำตำแหน่งที่รีจิสเตอร์ Y ที่ อยู่ในรีจิสเตอร์

Rd คือ รีจิสเตอร์ RO – R31

Y คือ รีจิสเตอร์ Y

## LD Rd,Y+

เป็นคำสั่งโหลดข้อมูลขนาด 8 บิตที่อยู่ในหน่วยความจำตำแหน่งที่รีจิสเตอร์ Y ซี่ง  
เข้าไปในรีจิสเตอร์ทั่วไปและเพิ่มค่ารีจิสเตอร์ Y ขึ้น 1 ค่าหลังจากที่โหลดข้อมูลเสร็จแล้ว

Rd คือ รีจิสเตอร์ RO – R31

Y คือ รีจิสเตอร์ Y

## LD Rd,-Y

เป็นคำสั่งโหลดข้อมูลขนาด 8 บิตที่อยู่ในหน่วยความจำตำแหน่งที่รีจิสเตอร์ Y-1 ซี่ง  
เข้าไปในรีจิสเตอร์ทั่วไปโดยจะทำการลดค่า Y ลง 1 ค่า ก่อนที่จะโหลดข้อมูลลง

Rd คือ รีจิสเตอร์ RO – R31

Y คือ รีจิสเตอร์ Y

## LD Rd,Y-q

เป็นคำสั่งโหลดข้อมูลขนาด 8 บิต ที่อยู่ในหน่วยความจำตำแหน่งที่รีจิสเตอร์ Y+q ซี่ง เข้าไปในรีจิสเตอร์ทั่วไป

Rd คือ รีจิสเตอร์ RO – R31

Y คือ รีจิสเตอร์ Y

Q คือ ค่าระยะห่าง มีค่า 0-63

## LD Rd,Z

เป็นคำสั่งโหลดข้อมูลขนาด 8 บิตที่อยู่ในหน่วยความจำตำแหน่งที่รีจิสเตอร์ Z ซี่ง เข้าไปในรีจิสเตอร์

Rd คือ รีจิสเตอร์ RO – R31

Z คือ รีจิสเตอร์ Z

## LD Rd,Z+

เป็นคำสั่งโหลดข้อมูลขนาด 8 บิตที่อยู่ในหน่วยความจำตำแหน่งที่รีจิสเตอร์ Z ซี่ง  
เข้าไปในรีจิสเตอร์ทั่วไปและเพิ่มค่ารีจิสเตอร์ Z ขึ้น 1 ค่า หลังจากทีโหลดข้อมูลเสร็จแล้ว

Rd คือ รีจิสเตอร์ RO – R31

Z คือ รีจิสเตอร์ Z

## LD Rd,-Z

เป็นคำสั่งโหลดข้อมูลขนาด 8 บิตที่อยู่ในหน่วยความจำตำแหน่งที่รีจิสเตอร์ Z-1 ซึ่ง เข้าในรีจิสเตอร์ทั่วไป โดยจะทำการลดค่า Z ลง 1 ค่า ก่อนที่จะโหลดข้อมูลลง

Rd คือ รีจิสเตอร์ RO – R31

Z คือ รีจิสเตอร์ Z

## LD Rd,Z+q

เป็นคำสั่งโหลดข้อมูลขนาด 8 บิต ที่อยู่ในหน่วยความจำตำแหน่งที่รีจิสเตอร์ Z+q ซึ่ง เข้าไปในรีจิสเตอร์ทั่วไป

Rd คือ รีจิสเตอร์ RO – R31

Z คือ รีจิสเตอร์ Z

q คือ ค่าระยะห่าง มีค่า 0-63

## LDS Rd,k

เป็นคำสั่งโหลดข้อมูลขนาด 8 บิต ที่อยู่ในหน่วยความจำ SRAM ในตำแหน่งที่ k เข้าในรีจิสเตอร์ทั่วไป

Rd คือ รีจิสเตอร์ RO – R31

K คือ ตำแหน่งหน่วยความจำใน SRAM

## ST X,Rr

เป็นคำสั่งบันทึกข้อมูลขนาด 8 บิต จากรีจิสเตอร์ทั่วไปลงในหน่วยความจำตำแหน่งที่ รีจิสเตอร์ X ซึ่ง

Rr คือ รีจิสเตอร์ RO – R31

X คือ รีจิสเตอร์ X

## ST X+,Rr

เป็นคำสั่งบันทึกข้อมูลขนาด 8 บิต จากรีจิสเตอร์ทั่วไปลงในหน่วยความจำตำแหน่งที่ รีจิสเตอร์ X ซึ่ง และทำการเพิ่มค่ารีจิสเตอร์ X ขึ้น 1 ค่า

Rr คือ รีจิสเตอร์ RO – R31

X คือ รีจิสเตอร์ X

ST -X,Rr

เป็นคำสั่งบันทึกข้อมูลขนาด 8 บิต จากรีจิสเตอร์ทั่วไปลงในหน่วยความจำตำแหน่งที่รีจิสเตอร์ X-1 ซึ่

Rr คือ รีจิสเตอร์ RO – R31

X คือ รีจิสเตอร์ X

ST Y,Rr

เป็นคำสั่งบันทึกข้อมูลขนาด 8 บิต จากรีจิสเตอร์ทั่วไปลงในหน่วยความจำตำแหน่งที่รีจิสเตอร์ Y ซึ่

Rr คือ รีจิสเตอร์ RO – R31

Y คือ รีจิสเตอร์ Y

ST Y+, Rr

เป็นคำสั่งบันทึกข้อมูลขนาด 8 บิต จากรีจิสเตอร์ทั่วไปลงในหน่วยความจำตำแหน่งที่รีจิสเตอร์ Y ซึ่และเพิ่มค่ารีจิสเตอร์ Y ขึ้น 1 ค่า

Rr คือ รีจิสเตอร์ RO – R31

Y คือ รีจิสเตอร์ Y

ST -Y,Rr

เป็นคำสั่งบันทึกข้อมูลขนาด 8 บิต จากรีจิสเตอร์ทั่วไปลงในหน่วยความจำตำแหน่งที่รีจิสเตอร์ Y-1 ซึ่

Rr คือ รีจิสเตอร์ RO – R31

Y คือ รีจิสเตอร์ Y

ST Y+q,Rr

เป็นคำสั่งบันทึกข้อมูลขนาด 8 บิต จากรีจิสเตอร์ทั่วไปลงในหน่วยความจำตำแหน่งที่รีจิสเตอร์ Y+q ซึ่

Rr คือ รีจิสเตอร์ RO – R31

Y คือ รีจิสเตอร์ Y

ST Z,Rr

เป็นคำสั่งบันทึกข้อมูลขนาด 8 บิต จากรีจิสเตอร์ทั่วไปลงในหน่วยความจำตำแหน่งที่ รีจิสเตอร์ Z ซึ่

Rr คือ รีจิสเตอร์ RO – R31

Z คือ รีจิสเตอร์ Z

ST Z+,Rr

เป็นคำสั่งบันทึกข้อมูลขนาด 8 บิต จากรีจิสเตอร์ทั่วไปลงในหน่วยความจำตำแหน่งที่ รีจิสเตอร์ Z ซี่ และเพิ่มค่ารีจิสเตอร์ Z ซี่ขึ้น 1 ค่า

Rr คือ รีจิสเตอร์ RO – R31

Z คือ รีจิสเตอร์ Z

ST -Z,Rr

เป็นคำสั่งบันทึกข้อมูลขนาด 8 บิต จากรีจิสเตอร์ทั่วไปลงในหน่วยความจำตำแหน่งที่ รีจิสเตอร์ Z -1 ซี่

Rr คือ รีจิสเตอร์ RO – R31

Z คือ รีจิสเตอร์ Z

ST Z+q,Rr

เป็นคำสั่งบันทึกข้อมูลขนาด 8 บิต จากรีจิสเตอร์ใช้งานทั่วไปลงในหน่วยความจำตำแหน่งที่รีจิสเตอร์ Z +q ซี่

Rr คือ รีจิสเตอร์ RO – R31

Z คือ รีจิสเตอร์ Z

Q คือ ค่าระยะห่าง 0-63

STS k,Rr

เป็นคำสั่งบันทึกข้อมูลขนาด 8 บิต จากรีจิสเตอร์ใช้งานทั่วไปลงในหน่วยความจำตำแหน่งที่ k

Rr คือ รีจิสเตอร์ RO – R31

K คือ ตำแหน่งในหน่วยความจำ 0-65535

LPM

โหลด Program Memory

IN Rd,P

คำสั่งอ่านข้อมูลจากรีจิสเตอร์ I/O มาเก็บไว้ในรีจิสเตอร์ทั่วไป

Rd คือ รีจิสเตอร์ RO – R31

P คือ รีจิสเตอร์ อินพุท/เอาต์พุท

OUT P,Rd

คำสั่งเขียนข้อมูลจากรีจิสเตอร์ทั่วไปเข้าไปในรีจิสเตอร์อินพุทเอาต์พุท

Rd คือ รีจิสเตอร์ RO – R31

P คือ รีจิสเตอร์ อินพุท/เอาต์พุท

PUSH Rr

คำสั่งเก็บค่ารีจิสเตอร์ Rr ลงใน STACK

POP Rr

คำสั่งย้ายค่าจาก STACK มาเก็บในรีจิสเตอร์ทั่วไป

กลุ่มคำสั่งการกระทำทางบิตและการสอบบิต

SBI P,b

คำสั่งเซต bit b ในรีจิสเตอร์ I/O ตำแหน่งที่ P

I/O(P,b) 1

CBI P,b

คำสั่งเคลียร์บิต b ในรีจิสเตอร์ I/O ตำแหน่งที่ P

I/O(P,b) 0

LSL Rd

เลื่อนข้อมูลในรีจิสเตอร์ Rd ไปทางซ้าย 1 บิต

LSR Rd

เลื่อนข้อมูลในรีจิสเตอร์ Rd ไปทางขวา 1 บิต

ROL Rd

หมุนข้อมูลไปทางซ้าย 1 บิต โดยผ่าน Carry flag

ROR Rd

หมุนข้อมูลไปทางขวา 1 บิต โดยผ่าน Carry flag

SWAP Rd

คำสั่งสลับค่า 4 bit high และ 4 bit low ใน register Rd

BSET s

เซต Flag

BCLR s

เคลียร์ Flag

BST Rr,b

คำสั่งโหลดบิต T ลงในบิต b ของรีจิสเตอร์ Rr

BLD Rr,b

คำสั่งโหลดบิต b ในรีจิสเตอร์ Rr เก็บไว้ในบิต T

SEC

คำสั่งเซต carry flag

CLC

คำสั่งเคลียร์ carry flag

SEN

คำสั่งเซต negative flag

CLN

คำสั่งเคลียร์ negative flag

SEZ

คำสั่งเซต zero flag

CLZ

คำสั่งเคลียร์ zero flag

SEI

คำสั่ง Enable Global Interrupt

CLI

คำสั่ง Disable Interrupt ทั้งหมด

SETB

คำสั่งเซต signed test flag

CLB

คำสั่งเคลียร์ signed test flag

SETO

คำสั่งเซต 2's complement Overflow

CLO

คำสั่งเคลียร์ 2's complement Overflow

SETB

คำสั่งเซตบิต T ในรีจิสเตอร์ SREG

CLB

คำสั่งเคลียร์บิต T ในรีจิสเตอร์ SREG

SETC

คำสั่งเซต half carry flag ในรีจิสเตอร์ SREG

NOB

คำสั่ง NO OPERATION

SLEEP



คำสั่งให้ CPU ทำงาน SLEEP MODE

WDR

คำสั่งรีเซ็ต Watchdog